采用PMOS反熔断机制的一次可编程存储单元制造技术

本发明专利技术公开了一种采用PMOS反熔断机制的一次可编程存储单元，包括形成于衬底上的反熔断单元和选择晶体管；反熔断单元包括编程栅极、编程栅极绝缘介电层及位于编程栅极的相对两侧的衬底中的第二掺杂区和浅沟槽隔离结构；编程栅极绝缘介电层下方的衬底中形成有第一掺杂区；编程栅极、编程栅极绝缘介电层与第二掺杂区构成一电容器；选择晶体管包括选择栅极、选择栅极绝缘介电层及位于选择栅极的相对两侧的衬底中的第二掺杂区和第三掺杂区，第二掺杂区和第三掺杂区均为P型掺杂。本发明专利技术的存储单元结合PMOS工艺实现，存储特性在编程前后体现出不同的高低阻态，从而形成所需的存储基本功能，扩展了存储器件类型，可以满足一次性可编程存储器产品的应用需求。

【技术实现步骤摘要】
采用PMOS反熔断机制的一次可编程存储单元
本专利技术属于微电子及半导体集成电路制造领域，具体涉及一种采用PMOS反熔断机制的一次可编程存储单元。
技术介绍
作为存储器的一种，非易失性存储器即使在其电源供应中断后也能保持所储存的数据。非易失性存储器分为只读存储器(readonlymemory，简称ROM)、一次可编程存储器(onetimeprogrammablememory，简称OTPmemory)和可重写存储器件。此外，随着半导体存储技术的成熟，非易失性存储器已可以整合至与互补式金属氧化物半导体(complementarymetaloxidesemiconductor，简称CMOS)元件相容的制作工艺中加以制造。一次可编程存储单元(OneTimeProgrammableCell)常用于重要信息存储且信息不可被更改的存储器产品中。较为常见的一次可编程存储器(OTPmemory)为电致熔断型存储器(E-fuse)和反熔断型存储器(Anti-fuse)两大类。其中，电致熔断型存储器(E-fusememory)的存储单元在被编程之前都是短路的，并且在编程之后形成开路，而反熔断型存储器(Anti-fusememory)的存储单元则是在编程前为等效断路(open)，编程之后存储单元为一定阻值的等效通路。结合成熟的金属氧化物半导体CMOS制程技术，具有反熔断(Anti-fuse)机制的一次可编程(OTP)存储单元非常适合在CMOS工艺中去实现，目前常见的反熔断型存储单元是包含N型器件(NMOS)的存储单元，剖面图如图2所示，等效电路如图1所示，其原理如下：如图2所示，衬底202上形成有选择晶体管(Selecttransistor)和反熔断结构，所述选择晶体管由栅极Gate216、氧化层Oxide214和n+掺杂区210构成，反熔断结构为栅极Gate230、氧化层Oxide228和n+掺杂区210之间形成的等效电容(此存储部分可视为MOS，金属-氧化物-半导体结构)，n+掺杂区210为MOS与选择晶体管共用的掺杂区，且该掺杂区在选择晶体管中为漏/源极Drain/Source，选择晶体管下方形成有阱区218，反熔断结构下方形成有掺杂部分226，n+掺杂区210位于阱区218和掺杂部分226之间。如图1、图2所示，所述存储单元在编程前，反熔断结构等效为一个电容(呈open断路状态)，当偏压大到击穿这层栅极230-氧绝缘介电质层(氧化层Oxide228)时，等效电容转化为一个等效电阻(形成通路电流，也可视为电容两端已形成某种低阻抗程度的短路，为编程后状态)，这种具备高低阻态电性的存储单元即实现了存储器产品的基本功能。
技术实现思路
本专利技术要解决的技术问题是提供一种采用PMOS反熔断机制的一次可编程存储单元，可以结合CMOS工艺加以实现，拓展存储器件的类型。为解决上述技术问题，本专利技术提供的采用PMOS反熔断机制的一次可编程存储单元，包括反熔断单元和选择晶体管，所述反熔断单元和选择晶体管均形成于衬底上，所述衬底中形成有绝缘层和N型深掺杂阱区，所述绝缘层位于N型深掺杂阱区上；所述反熔断单元包括编程栅极和编程栅极绝缘介电层，所述编程栅极形成于所述衬底上，所述编程栅极绝缘介电层形成于所述编程栅极和所述衬底之间且编程栅极绝缘介电层下方的衬底中形成有一第一掺杂区，所述编程栅极的相对两侧的衬底中形成有一第二掺杂区和一浅沟槽隔离结构；所述第一掺杂区和所述第二掺杂区均位于所述绝缘层上方；所述编程栅极、所述编程栅极绝缘介电层与所述第二掺杂区构成一等效电容器；所述选择晶体管包括选择栅极和选择栅极绝缘介电层，所述选择栅极形成于所述衬底上，所述选择栅极绝缘介电层形成于所述选择栅极和所述衬底之间且选择栅极绝缘介电层下方的衬底中形成有N型掺杂阱区，所述选择栅极的相对两侧的衬底中形成有所述第二掺杂区和一第三掺杂区，所述第三掺杂区和所述N型掺杂阱区均位于所述绝缘层上方，所述选择晶体管和所述反熔断单元共用第二掺杂区，且所述第三掺杂区和第二掺杂区均为P型掺杂，所述N型掺杂阱区和第三掺杂区及第二掺杂区之间的组合形成一个PMOS器件。在上述结构中，所述第一掺杂区为P型掺杂或N型掺杂。在上述结构中，所述N型掺杂阱区、所述衬底绝缘层、所述第一掺杂区、所述第二掺杂区、所述第三掺杂区和所述浅沟槽隔离结构均位于所述N型深掺杂阱区内。在上述结构中，所述第三掺杂区远离所述选择栅极的一侧的衬底中形成有浅沟槽隔离结构。在上述结构中，所述选择栅极垂直覆盖于所述衬底中的部分有源区，所述编程栅极垂直覆盖于另一部分有源区，所述选择栅极与所述编程栅极共用同一有源区。进一步的，所述有源区靠近选择栅极的一端设有接触孔，所述接触孔电性连接位线。进一步的，所述第一掺杂区的宽度大于所述有源区的宽度，且所述第一掺杂区远离选择栅极的一侧延伸至有源区靠近编程栅极的一端的外侧。在上述结构中，所述衬底为P型掺杂或N型掺杂。本专利技术的一次可编程存储单元在编程前反熔断部分为等效电容，是大电阻阻抗，此时为小电流状态，而编程烧录完成后电容的一部分转化为等效电阻，阻抗值降低，此时为大电流状态，该存储单元在现有PMOS器件的成熟工艺基础上实现，扩展了存储器件类型，可以满足一次性可编程存储器产品的应用需求。附图说明图1为现有的反熔断型存储单元的等效电路图；图2为现有的反熔断型存储单元的器件剖面图；图3为本专利技术的存储单元的版图布局图；图4为本专利技术的存储单元的器件剖面图；图5为本专利技术的存储单元编程前的器件状态图；图6为本专利技术的存储单元编程前的等效电路图；图7为本专利技术的存储单元编程后的器件状态图；图8为本专利技术的存储单元编程后的等效电路图；图9为本专利技术的存储单元形成的存储阵列图。其中附图标记说明如下：100为衬底；102为N型掺杂阱区；103为N型深掺杂阱区；104为绝缘层；106为编程栅极绝缘介电层；108为编程栅极；110为选择栅极绝缘介电层；112为选择栅极；114为第一掺杂区；116为第二掺杂区；118为第三掺杂区；120为浅沟槽隔离结构；122为位线；124为接触孔；126为有源区。具体实施方式下面结合附图与具体实施方式对本专利技术作进一步详细的说明。本专利技术提供的采用PMOS反熔断机制的一次可编程存储单元，如图4所示，包括反熔断单元和选择晶体管，所述反熔断单元和选择晶体管均形成于衬底100上，所述衬底100中形成有绝缘层104和N型深掺杂阱区103，所述绝缘层104位于N型深掺杂阱区103上。所述绝缘层104用于隔绝选择晶体管衬底与反熔断单元衬底之间的漏电。所述反熔断单元包括编程栅极(ProgramGate)108和编程栅极绝缘介电层106，所述编程栅极108形成于所述衬底100上，所述编程栅极绝缘介电层106形成于所述编程栅极108和所述衬底100之间，所述编程栅极108的相对两侧的衬底100中形成有一第二掺杂区116和一浅沟槽隔离结构120；所述编程栅极绝缘介电层106下方的衬底100中形成有一第一掺杂区114，所述第一掺杂区114和所述第二掺杂区116均位于所述绝缘层104上方；所述编程栅极108、所述编程栅极绝缘介电层106与所述第二掺杂区116构成一电容器。所述选择晶体管包括选择栅极(SelectGate)112本文档来自技高网...

【技术保护点】
1.一种采用PMOS反熔断机制的一次可编程存储单元，其特征在于，包括反熔断单元和选择晶体管，所述反熔断单元和选择晶体管均形成于衬底上，所述衬底中形成有绝缘层和N型深掺杂阱区，所述绝缘层位于N型深掺杂阱区上；所述反熔断单元包括编程栅极和编程栅极绝缘介电层，所述编程栅极形成于所述衬底上，所述编程栅极绝缘介电层形成于所述编程栅极和所述衬底之间且编程栅极绝缘介电层下方的衬底中形成有一第一掺杂区，所述编程栅极的相对两侧的衬底中形成有一第二掺杂区和一浅沟槽隔离结构；所述第一掺杂区和所述第二掺杂区均位于所述绝缘层上方；所述编程栅极、所述编程栅极绝缘介电层与所述第二掺杂区构成一等效电容器；所述选择晶体管包括选择栅极和选择栅极绝缘介电层，所述选择栅极形成于所述衬底上，所述选择栅极绝缘介电层形成于所述选择栅极和所述衬底之间且选择栅极绝缘介电层下方的衬底中形成有N型掺杂阱区，所述选择栅极的相对两侧的衬底中形成有所述第二掺杂区和一第三掺杂区，所述第三掺杂区和所述N型掺杂阱区均位于所述绝缘层上方，所述选择晶体管和所述反熔断单元共用第二掺杂区，且所述第三掺杂区和第二掺杂区均为P型掺杂，所述N型掺杂阱区和第三掺杂区及第二掺杂区之间的组合形成一个PMOS器件。...

【技术特征摘要】
1.一种采用PMOS反熔断机制的一次可编程存储单元，其特征在于，包括反熔断单元和选择晶体管，所述反熔断单元和选择晶体管均形成于衬底上，所述衬底中形成有绝缘层和N型深掺杂阱区，所述绝缘层位于N型深掺杂阱区上；所述反熔断单元包括编程栅极和编程栅极绝缘介电层，所述编程栅极形成于所述衬底上，所述编程栅极绝缘介电层形成于所述编程栅极和所述衬底之间且编程栅极绝缘介电层下方的衬底中形成有一第一掺杂区，所述编程栅极的相对两侧的衬底中形成有一第二掺杂区和一浅沟槽隔离结构；所述第一掺杂区和所述第二掺杂区均位于所述绝缘层上方；所述编程栅极、所述编程栅极绝缘介电层与所述第二掺杂区构成一等效电容器；所述选择晶体管包括选择栅极和选择栅极绝缘介电层，所述选择栅极形成于所述衬底上，所述选择栅极绝缘介电层形成于所述选择栅极和所述衬底之间且选择栅极绝缘介电层下方的衬底中形成有N型掺杂阱区，所述选择栅极的相对两侧的衬底中形成有所述第二掺杂区和一第三掺杂区，所述第三掺杂区和所述N型掺杂阱区均位于所述绝缘层上方，所述选择晶体管和所述反熔断单元共用第二掺杂区，且所述第三掺杂区和第二掺杂区均为P型掺杂，所述N型掺杂阱区和第三掺杂区及第二掺杂区之间的组合形成一个PMOS器件。2.根据权利要求1所述的采用PMOS反熔...

【专利技术属性】
技术研发人员：权力，金建明，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31