可提高写入效能的非易失性存储单元制造技术

本发明专利技术公开了一种非易失性存储单元，包含一选择栅极晶体管、一跟随栅极晶体管及一逆熔丝可变电容，耦合串接在有源区域上；一第一离子井及一第二离子井，具有第一导电型，设于有源区域，其中跟随栅极晶体管与第一离子井部分重叠，其中第二离子井的掺杂浓度小于第一离子井的掺杂浓度。

【技术实现步骤摘要】
可提高写入效能的非易失性存储单元
本专利技术涉及非易失性存储单元(NVM)领域，特别是一种可提高写入效能的单次写入(OTP)存储单元。
技术介绍
非易失性存储单元(nonvolatilememorycell,NVM)是一种存储器，其即使在没有被提供电力的情况下也可以保存其贮存的信息。一些实施例包括磁性设备、光学盘片、闪存和其他半导体存储器。根据写入次数限制，非易失性存储单元组件分为多次写入(multi-timeprogrammable,MTP)存储器和单次写入(one-timeprogrammable,OTP)存储器。通常，MTP存储器可以多次写入，并且可以多次修改MTP存储器的存储数据。相反地，OTP存储器可以被写入一次。OTP存储器可以分为两种类型，例如，熔丝型OTP存储器和逆熔丝型OTP存储器。
技术实现思路
本专利技术的目的是提供一可提高写入效能的单次写入(OTP)存储单元。根据本专利技术一实施例，本专利技术提出一种非易失性存储单元，包含一硅衬底，具有一第一导电型，其中硅衬底包含一有源区域，被一沟道绝缘区域围绕；一选择栅极晶体管、一跟随栅极晶体管及一逆熔丝可变电容，耦合串接在有源区域上，其中跟随栅极晶体管设置在选择栅极晶体管与逆熔丝可变电容中间；一第一离子井，具有第一导电型，设于有源区域，其中跟随栅极晶体管与第一离子井部分重叠；以及一第二离子井，具有第一导电型，设于有源区域并与第一离子井相连，其中第二离子井的掺杂浓度小于第一离子井的掺杂浓度。根据本专利技术一实施例，选择栅极晶体管包括一字线栅极、字线栅极与有源区域之间的一选择栅极氧化层、设置在字线栅极一侧的一源极掺杂区域、设置在字线栅极另一侧的一第一源极/漏极掺杂区域、耦合到源极掺杂区域的一第一源极/漏极延伸区域、耦合到第一源极/漏极掺杂区域的一第二源极/漏极延伸区域，及第一源极/漏极延伸区域与第二源极/漏极延伸区域之间的一选择栅极通道。根据本专利技术一实施例，源极掺杂区域与第一源极/漏极掺杂区域具有一第二导电型，第二导电型与第一导电型相反。根据本专利技术一实施例，源极掺杂区域与第一源极/漏极掺杂区域皆设置在第一离子井内。根据本专利技术一实施例，跟随栅极晶体管包括一跟随栅极、跟随栅极与有源区域之间的一跟随栅极氧化层、设置在跟随栅极一侧的第一源极/漏极掺杂区域、设置在跟随栅极另一侧的一第二源极/漏极掺杂区域、耦合到第一源极/漏极掺杂区域的一第三源极/漏极延伸区域、耦合到第二源极/漏极掺杂区域的一第四源极/漏极延伸区域，及第三源极/漏极延伸区域与第四源极/漏极延伸区域之间的一跟随栅极通道。根据本专利技术一实施例，第一源极/漏极掺杂区域与耦合到第一源极/漏极掺杂区域的第三源极/漏极延伸区域设置在第一离子井内。根据本专利技术一实施例，第二源极/漏极掺杂区域与耦合到第二源极/漏极掺杂区域的第四源极/漏极延伸区域设置在第二离子井内。根据本专利技术一实施例，第二源极/漏极掺杂区域具有第二导电型。根据本专利技术一实施例，跟随栅极通道是由部分第一离子井与部分第二离子井所构成。根据本专利技术一实施例，逆熔丝可变电容包括一逆熔丝栅极、逆熔丝栅极与有源区域之间的一逆熔丝栅极氧化层、设置在逆熔丝栅极一侧的该第二源极/漏极掺杂区域、设置在逆熔丝栅极另一侧的一漏极掺杂区域、耦合到第二源极/漏极掺杂区域的一第五源极/漏极延伸区域、耦合到漏极掺杂区域的一第六源极/漏极延伸区域。根据本专利技术一实施例，逆熔丝栅极正下方，第五源极/漏极延伸区域与第六源极/漏极延伸区域相衔接。根据本专利技术一实施例，第二源极/漏极掺杂区域、第五源极/漏极延伸区域、第六源极/漏极延伸区域与漏极掺杂区域设置在第二离子井内。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本专利技术加以限制。附图说明图1是根据本专利技术一实施例的包括两个示例性单层多晶硅非易失性存储单元C1及C2的一部分的示意性布局图；图2是沿图1的切线I-I’截取的示意性剖面图；图3是根据另一实施例的单层多晶非易失性存储单元的示意性剖面图；图4是根据另一实施例的单层多晶非易失性存储单元的示意性剖面图；图5是根据另一实施例的单层多晶非易失性存储单元的示意性剖面图；图6是根据另一实施例的单层多晶非易失性存储单元的示意性剖面图。须注意的是所有附图均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。其中，附图标记说明如下：C1非易失性存储单元C2非易失性存储单元1存储器数组100中心虚线10衬底120沟道绝缘(STI)区域101有源区域11选择栅极晶体管12跟随栅极晶体管13逆熔丝可变电容131第一离子井132第二离子井MV中电压WL字线121字线栅极141选择栅极氧化层L1栅极长度111源极掺杂区域112第一源极/漏极掺杂区域E1第一源极/漏极延伸区域E2第二源极/漏极延伸区域CH1选择栅极通道BL位线122跟随栅极FL跟随栅极线142随栅极氧化层L2栅极长度143逆熔丝栅极氧化层113第二源极/漏极掺杂区域E3第三源极/漏极延伸区域E4第四源极/漏极延伸区域CH2跟随栅极通道123逆熔丝栅极153间隙壁L3栅极长度114漏极掺杂区域E5第五源极/漏极延伸区域E6第六源极/漏极延伸区域130离子井LVPW低电压P井DNW深N井210深离子井20硅覆绝缘(SOI)衬底具体实施方式借由接下来的叙述及所提供的众多特定细节，可充分了解本专利技术。然而对于本领域中的技术人员，在没有这些特定细节下依然可实行本专利技术。并且，一些此领域中公知的系统配置和工艺步骤并未在此详述，因为这些应是本领域中的技术人员所熟知的。同样地，实施例的附图为示意图，并未照实际比例绘制，为了清楚呈现而放大一些尺寸。在此公开和描述的多个实施例中若具有共通或类似的某些特征时，为了方便附图及描述，类似的特征通常会以相同的标号表示。本专利技术是关于能够维持较高写入电压(VPP)的低电压NMOS逆熔丝存储单元。低电压NMOS逆熔丝存储单元是单层多晶硅非易失性存储单元，并且可以用作改善写入性能的单次性写入(OTP)存储单元。根据本专利技术一实施例，低电压NMOS逆熔丝存储单元可以制造在主体硅衬底上。在另一个实施例中，低电压NMOS逆熔丝存储单元可以制造在硅覆绝缘(SOI)衬底上。请参考图1及图2。图1是根据本专利技术一实施例的包括两个示例性单层多晶硅非易失性存储单元C1及C2的一部分的示意性布局图。图2是沿图1的切线I-I’截取的示意性剖面图。如图1及图2所示，存储器数组1包含由虚线表示的至少两个单层多晶硅非挥发性记忆(NVM)胞C1和C2。根据本专利技术一实施例，NVM胞C1和NVM胞C2是以中心虚线100彼此镜像对称。根据本专利技术一实施例，NVM胞C1和NVM胞C2可以共享一个共享源极掺杂区域111，但不限于此。应理解的是，存储器数组1包括多个存储单元。为了简化，图中仅例示NVM胞C1和NVM胞C2。NVM胞C1和NVM胞C2可以制造在具有第一导电型，例如P型的主体硅衬底10上。根据本专利技术一实施例，主体硅衬底10可以是P型掺杂硅衬底。根据本专利技术一实施例，可以在由沟道绝缘(STI)区域120围绕的硅衬底10的条形本文档来自技高网...

【技术保护点】
1.一种非易失性存储单元，其特征在于，包含：一硅衬底，具有一第一导电型，其中所述硅衬底包含一有源区域，被一沟道绝缘区域围绕；一选择栅极晶体管、一跟随栅极晶体管及一逆熔丝可变电容，耦合串接在所述有源区域上，其中所述跟随栅极晶体管设置在所述选择栅极晶体管与所述逆熔丝可变电容中间；一第一离子井，具有所述第一导电型，设于所述有源区域，其中所述跟随栅极晶体管与所述第一离子井部分重叠；以及一第二离子井，具有所述第一导电型，设于所述有源区域并与所述第一离子井相连，其中所述第二离子井的掺杂浓度小于所述第一离子井的掺杂浓度。

【技术特征摘要】
2017.04.27 US 62/490,6121.一种非易失性存储单元，其特征在于，包含：一硅衬底，具有一第一导电型，其中所述硅衬底包含一有源区域，被一沟道绝缘区域围绕；一选择栅极晶体管、一跟随栅极晶体管及一逆熔丝可变电容，耦合串接在所述有源区域上，其中所述跟随栅极晶体管设置在所述选择栅极晶体管与所述逆熔丝可变电容中间；一第一离子井，具有所述第一导电型，设于所述有源区域，其中所述跟随栅极晶体管与所述第一离子井部分重叠；以及一第二离子井，具有所述第一导电型，设于所述有源区域并与所述第一离子井相连，其中所述第二离子井的掺杂浓度小于所述第一离子井的掺杂浓度。2.根据权利要求1所述的非易失性存储单元，其特征在于，所述跟随栅极晶体管与所述第二离子井部分重叠。3.根据权利要求1所述的非易失性存储单元，其特征在于，所述选择栅极晶体管设置在所述第一离子井内。4.根据权利要求1所述的非易失性存储单元，其特征在于，所述逆熔丝可变电容设于所述第二离子井内。5.根据权利要求1所述的非易失性存储单元，其特征在于，所述第一导电型为P型。6.根据权利要求1所述的非易失性存储单元，其特征在于，所述第一离子井为一低电压P型阱。7.根据权利要求1所述的非易失性存储单元，其特征在于，所述第一离子井为一中电压P型阱。8.根据权利要求1所述的非易失性存储单元，其特征在于，所述选择栅极晶体管包括一字线栅极、所述字线栅极与所述有源区域之间的一选择栅极氧化层、设置在所述字线栅极一侧的一源极掺杂区域、设置在所述字线栅极另一侧的一第一源极/漏极掺杂区域、耦合到所述源极掺杂区域的一第一源极/漏极延伸区域、耦合到所述第一源极/漏极掺杂区域的一第二源极/漏极延伸区域，及所述第一源极/漏极延伸区域与所述第二源极/漏极延伸区域之间的一选择栅极通道。9.根据权利要求8所述的非易失性存储单元，其特征在于，所述源极掺杂区域电连接至一位线。10.根据权利要求8所述的非易失性存储单元，其特征在于，所述源极掺杂区域与所述第一源极/漏极掺杂区域具有一第二导电型，所述第二导电型与所述第一导电型相反。11.根据权利要求8所述的非易失性存储单元，其特征在于，...

【专利技术属性】
技术研发人员：陈冠勋，苏婷婷，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾,71