MOSFET结构及其制造方法技术

技术编号:21337497 阅读:30 留言:0更新日期:2019-06-13 21:24
本发明专利技术涉及一种MOSFET结构及其制造方法。所述结构包括:衬底;第一导电类型阱区;第一沟槽,开设于第一导电类型阱区表面并向下延伸至第二导电类型阱区;源极,设于第二导电类型阱区内、第一沟槽下方;栅氧化层,设于第一沟槽的内表面;多晶硅栅,填充于第一沟槽底部的侧壁,位于栅氧化层上;导电栓塞,从第一沟槽的上方向下延伸,贯穿源极后与第二导电类型阱区接触;绝缘氧化层,填充于第一沟槽内、导电栓塞与多晶硅栅之间;漏极,设于第一沟槽外、源极的斜上方。本发明专利技术将传统集成工艺的高压器件由横向器件改为部分纵向的器件,将栅端以深沟槽工艺埋入器件内部,并形成垂直方向的沟道区,可以最大化降低高压器件所需要的横向尺寸。

MOSFET Structure and Its Manufacturing Method

The invention relates to a MOSFET structure and a manufacturing method thereof. The structure includes: a substrate; a first conductive type trap area; a first groove, which is arranged on the surface of the first conductive type trap area and extends downward to the second conductive type trap area; a source electrode, which is located in the second conductive type trap area and below the first groove; a gate oxide layer, which is located on the inner surface of the first groove; a polycrystalline silicon gate, which is filled on the side wall at the bottom of the first groove, is located on the gate oxide layer; Conductive embolism extends from the top to the bottom of the first groove and runs through the source pole to contact the second conductive type well area; insulating oxide layer is filled in the first groove, between the conductive embolism and the polycrystalline silicon grid; drain pole is located outside the first groove and above the slope of the source pole. The high-voltage device of the traditional integrated process is changed from a transverse device to a part of a longitudinal device. The gate end is embedded in the device by a deep groove process, and a vertical groove zone is formed, which can maximize the transverse size required by the high-voltage device.

【技术实现步骤摘要】
MOSFET结构及其制造方法
本专利技术涉及半导体制造领域,特别是涉及一种MOSFET(金属氧化物半导体场效应管)结构,还涉及一种MOSFET结构的制造方法。
技术介绍
传统集成工艺的高压横向器件,例如横向扩散金属氧化物半导体场效应管(LDMOSFET),是由改变漏端漂移区浓度与长度来实现调整耐压与降低导通电阻。对于漂移区长度占器件尺寸的绝大部分的高压横向器件,再进一步提高器件电压或者缩小器件尺寸皆无法实现,尤其在器件已经优化达到物理极限状态的时候再进一步缩小器件尺寸似乎不太现实。
技术实现思路
基于此,为了进一步缩小器件尺寸,有必要提供一种MOSFET结构及其制造方法。一种MOSFET结构,包括:衬底;第一导电类型阱区,设于所述衬底上;第一沟槽,开设于所述第一导电类型阱区表面并向下延伸;第二导电类型阱区,所述第一沟槽是向下延伸至所述第二导电类型阱区;源极,具有第一导电类型,设于所述第二导电类型阱区内、所述第一沟槽下方;栅氧化层,设于所述第一沟槽的内表面;多晶硅栅,填充于所述第一沟槽底部的侧壁,位于所述栅氧化层上;导电栓塞,从所述第一沟槽的上方向下延伸,贯穿所述源极后与所述第二导电类型阱区接触;绝缘氧化层,填充于所述第一沟槽内、所述导电栓塞与多晶硅栅之间,覆盖所述多晶硅栅并将所述多晶硅栅与所述源极进行绝缘隔离;及漏极,具有第一导电类型,设于所述第一沟槽外、所述源极的斜上方;所述第一导电类型和第二导电类型为相反的导电类型。在其中一个实施例中,所述漏极和所述第一沟槽之间还设有隔离结构。在其中一个实施例中,还包括:第二沟槽;栅极引出结构,从所述第二沟槽底部向上堆积以致从所述第二沟槽露出;衬底引出,具有第二导电类型,所述衬底引出和所述第二沟槽之间设有隔离结构。在其中一个实施例中,所述衬底具有第二导电类型,所述第二导电类型阱区设于所述第一导电类型阱区内,所述导电栓塞向下贯穿所述第二导电类型阱区后延伸至所述衬底。在其中一个实施例中,所述导电栓塞的材质为金属,或所述导电栓塞的材质为合金,或所述导电栓塞的材质包括金属和金属氮化物。在其中一个实施例中,所述第一导电类型是N型,所述第二导电类型是P型。一种MOSFET结构的制造方法,包括:A,提供在衬底上形成有第一导电类型阱区的晶圆;步骤B,在所述第一导电类型阱区表面开设向下延伸的第一沟槽;步骤C,在所述第一沟槽的内表面形成栅氧化层;步骤D,向所述第一沟槽内填充多晶硅,将所述第一沟槽填满;步骤E,刻蚀所述多晶硅至预定厚度,在所述第一沟槽底部形成该预定厚度的多晶硅层;步骤F,在所述多晶硅层的表面和所述第一沟槽的侧壁形成第一绝缘氧化层;步骤G,向下刻蚀所述第一绝缘氧化层和多晶硅层,使所述第一沟槽的底部露出,所述侧壁的多晶硅层和第一绝缘氧化层被保留;步骤H,分别注入第二导电类型和第一导电类型的离子,在所述第一沟槽的下方形成第二导电类型阱区,在所述第二导电类型阱区内形成源极;步骤I,在所述第一沟槽内形成第二绝缘氧化层,将所述多晶硅层与所述源极进行绝缘隔离;及步骤J,在所述第一沟槽外、所述源极的斜上方注入第一导电类型的离子,形成漏极,并刻蚀所述第一沟槽底部的第二绝缘氧化层将所述第二导电类型阱区和源极露出,向所述第一沟槽内填入导电材料、形成贯穿所述源极与所述第二导电类型阱区接触的导电栓塞;所述第一导电类型和第二导电类型为相反的导电类型。在其中一个实施例中,所述步骤A提供的晶圆还形成有隔离结构;所述步骤B是光刻后刻蚀部分所述隔离结构,将所述隔离结构刻穿后,以被所述光刻胶保护而未被刻蚀的隔离结构为硬掩膜,继续向下刻蚀所述第一导电类型阱区形成所述第一沟槽。在其中一个实施例中,所述步骤B还包括同时开设第二沟槽;所述步骤C还包括同时在所述第二沟槽的内表面形成栅氧化层;所述步骤D还包括将所述第二沟槽也填满;所述步骤E是光刻后进行刻蚀,光刻形成的光刻胶将所述第二沟槽内的多晶硅至少部分遮挡从而在刻蚀后形成露出所述第二沟槽的栅极引出结构。在其中一个实施例中,所述步骤G之后、所述在步骤I之前,还包括通过注入第二导电类型的离子,在所述第二导电类型阱区内、所述源极下方形成第二导电类型掺杂区的步骤。在其中一个实施例中,所述步骤J具体包括:向所述第一沟槽内填入绝缘氧化材料;光刻并注入第一导电类型的离子,在所述第一沟槽外、所述源极的斜上方形成所述漏极;去胶后再次光刻,光刻胶在需要形成所述导电栓塞的位置露出刻蚀窗口;通过所述刻蚀窗口向下刻蚀至所述导电栓塞所需的深度;向所述第一沟槽内填入导电材料,形成所述导电栓塞。在其中一个实施例中,所述去胶后再次光刻的步骤,是去胶后在所述漏极的表面形成第三绝缘氧化层,然后再次光刻;所述通过所述刻蚀窗口向下刻蚀至所述导电栓塞所需的深度的步骤,是采用第一刻蚀剂,通过所述刻蚀窗口向下刻蚀至所述第一沟槽底部,然后去胶,以所述第三绝缘氧化层为刻蚀掩膜、采用第二刻蚀剂继续刻蚀至所述导电栓塞所需的深度。在其中一个实施例中,所述衬底具有第二导电类型;所述步骤H中,控制第二导电类型的离子的注入深度使得所述第二导电类型阱区形成于所述第一导电类型阱区内;所述步骤J中,所述导电栓塞向下贯穿所述第二导电类型阱区后延伸至所述衬底。上述MOSFET结构,将传统集成工艺的高压器件由横向器件(例如LDMOSFET)改为部分纵向的器件,将栅端以深沟槽工艺埋入器件内部,并形成垂直方向的沟道区,可以最大化降低高压器件所需要的横向尺寸(pitch)。漂移区(Drift)的尺寸越大,节省的尺寸就越大。且该结构的漏端在上,相对于漏端在下的垂直结构器件(例如VDMOSFET),器件的栅、源、漏都可以从正面引出,引出更方便,且可以兼容传统横向器件的隔离结构工艺(例如STI)。附图说明图1是一实施例中MOSFET结构的剖面结构示意图;图2是一实施例中集成了肖特基二极管的MOSFET结构的剖面结构示意图;图3是一实施例中采用了MOSFET结构的高端高压管的剖面结构示意图;图4是一实施例中采用了MOSFET结构的低端高压管的剖面结构示意图;图5是一实施例中MOSFET结构的制造方法的流程图;图6a~6f是一实施例中采用MOSFET结构的制造方法制造MOSFET结构的各个中间步骤完成后器件的剖面结构示意图;图7一实施例中图5所示方法的步骤S210的子步骤的流程图。具体实施方式为了便于理解本专利技术,下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是,本专利技术可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。除非另有定义,本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。本说明书所使用的半导体领域词汇为本领域技术人员常用的技术词汇,例如对于P型和N型杂质,为区分掺杂浓度,简易的将P+型代表重掺杂浓度的P型,P型代表中掺杂浓度的P型,P-型代表轻掺杂浓度的P型,N+型代表重掺杂浓度的N型,N型代表中掺杂浓度的N型,N-型代表轻掺杂浓度的N型。图1是本文档来自技高网
...

【技术保护点】
1.一种MOSFET结构,其特征在于,包括:衬底;第一导电类型阱区,设于所述衬底上;至少一个第一沟槽,开设于所述第一导电类型阱区表面并向下延伸;第二导电类型阱区,所述第一沟槽是向下延伸至所述第二导电类型阱区;栅氧化层,设于所述第一沟槽的内表面;多晶硅栅,位于所述栅氧化层内侧,填充于所述第一沟槽底部及侧壁的部分区域;源极,具有第一导电类型,设于所述第二导电类型阱区内、所述多晶硅栅之间的第一沟槽下部;导电栓塞,从所述第一沟槽的上方向下延伸,贯穿所述源极后与所述第二导电类型阱区接触;绝缘氧化层,填充于所述第一沟槽内、所述导电栓塞与多晶硅栅之间,覆盖所述多晶硅栅,并将所述多晶硅栅与所述源极进行绝缘隔离;及漏极,具有第一导电类型,设于所述第一沟槽外、所述源极的斜上方;所述第一导电类型和第二导电类型为相反的导电类型。

【技术特征摘要】
1.一种MOSFET结构,其特征在于,包括:衬底;第一导电类型阱区,设于所述衬底上;至少一个第一沟槽,开设于所述第一导电类型阱区表面并向下延伸;第二导电类型阱区,所述第一沟槽是向下延伸至所述第二导电类型阱区;栅氧化层,设于所述第一沟槽的内表面;多晶硅栅,位于所述栅氧化层内侧,填充于所述第一沟槽底部及侧壁的部分区域;源极,具有第一导电类型,设于所述第二导电类型阱区内、所述多晶硅栅之间的第一沟槽下部;导电栓塞,从所述第一沟槽的上方向下延伸,贯穿所述源极后与所述第二导电类型阱区接触;绝缘氧化层,填充于所述第一沟槽内、所述导电栓塞与多晶硅栅之间,覆盖所述多晶硅栅,并将所述多晶硅栅与所述源极进行绝缘隔离;及漏极,具有第一导电类型,设于所述第一沟槽外、所述源极的斜上方;所述第一导电类型和第二导电类型为相反的导电类型。2.根据权利要求1所述的MOSFET结构,其特征在于,所述漏极和所述第一沟槽之间还设有隔离结构。3.根据权利要求1所述的MOSFET结构,其特征在于,还包括:第二沟槽;栅极引出结构,从所述第二沟槽底部向上堆积并从所述第二沟槽露出;衬底引出,具有第二导电类型,所述衬底引出和所述第二沟槽之间设有隔离结构。4.根据权利要求1所述的MOSFET结构,其特征在于,所述衬底具有第二导电类型,所述第二导电类型阱区设于所述第一导电类型阱区内,所述导电栓塞向下贯穿所述第二导电类型阱区后延伸至所述衬底。5.根据权利要求1所述的MOSFET结构,其特征在于,所述导电栓塞的材质为金属,或所述导电栓塞的材质为合金,或所述导电栓塞的材质包括金属和金属氮化物。6.根据权利要求1-5中任一项所述的MOSFET结构,其特征在于,所述第一导电类型是N型,所述第二导电类型是P型。7.一种MOSFET结构的制造方法,包括:步骤A,提供在衬底上形成有第一导电类型阱区的晶圆;步骤B,在所述第一导电类型阱区表面开设向下延伸的第一沟槽;步骤C,在所述第一沟槽的内表面形成栅氧化层;步骤D,向所述第一沟槽内填充多晶硅,将所述第一沟槽填满;步骤E,刻蚀所述多晶硅至预定厚度,在所述第一沟槽底部形成该预定厚度的多晶硅层;步骤F,在所述多晶硅层的表面和所述第一沟槽的侧壁形成第一绝缘氧化层;步骤G,向下刻蚀所述第一绝缘氧化层和多晶硅层,使所述第一沟槽的底部露出,所述侧壁的多晶硅层和第一绝缘氧化层被保留;步骤H,在所述第一沟槽的下方形成第二导电类型阱区,在所述第二导电类型阱区内形成...

【专利技术属性】
技术研发人员:罗泽煌
申请(专利权)人:无锡华润上华科技有限公司
类型:发明
国别省市:江苏,32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1