一种新形式的功率金属氧化物半导体场效晶体管及其制造方式制造技术

本发明专利技术提供了一种新形式的功率金属氧化物半导体场效晶体管及其制造方式，包括：一衬底+外延，一氧化层，一多晶硅（Poly‑Si）层，一氮化硅层，一第一掺杂区，一第二掺杂区，一第一次注入第一P+掺杂区，一第一次注入第二P+掺杂区，一介电质层(ILD)，一第二次注入第一P+掺杂区，一第二次注入第二P+掺杂区，一第一金属层，一第二金属层，本发明专利技术使用三层光罩，有效减少工艺制造流程,但对器件特性不产生影响,只需充份利用半导体设备的反应式离子蚀刻(RIE)，其针对不同蚀刻材质所调整的选择比率，所衍生的间隙壁Spacer结构便能完成让光罩层数减少，使其器件保持原有的良好特性。

A New Type of Power Metal Oxide Semiconductor Field Effect Transistor and Its Manufacturing Method

The invention provides a new form of power metal oxide semiconductor field effect transistor and its fabrication method, including: a substrate + epitaxy, a oxide layer, a poly Si layer, a silicon nitride layer, a first doping region, a second doping region, a first injection of the first P + doping region, a second injection of the second P + doping region, a dielectric layer (ILD), and a second injection. The invention uses three layers of light shield to effectively reduce the process flow, but has no effect on the device characteristics. It only needs to make full use of the reactive ion etching (RIE) of semiconductor equipment, which adjusts the selection ratio for different etching materials, resulting in the gap wall Spacer. The structure can reduce the number of layers of the hood and keep the original good characteristics of the device.

【技术实现步骤摘要】
一种新形式的功率金属氧化物半导体场效晶体管及其制造方式
本专利技术涉及电子元器件、半导体、集成电路，尤其涉及一种新形式的功率金属氧化物半导体场效晶体管的制造方式。
技术介绍
功率金属氧化物半导体场效晶体管PowerMOSFET(Metal-Oxide-SemiconductorField-Effect-Transistor)是一种广泛应用于各式电路及开关电源的场效晶体管，主要优势为其器件为多数载流子特性，不存在少数载流子存储电荷的问题，因此有较高的工作频率；另MOSEFT的工作速度快，即使于开关电路中有高电压及高电流存在，其导通的损耗仍非常低。MOSFET目前可简易的区分为沟槽(trench)结构及平面(planar)结构，本次的研究为平面结构。目前以硅为背景的MOSFET在市场上的竞争者众，所以成本控制往往是领先的关键。目前平面结构的制程需用到五层光罩以上，分别为AA(隔离出主动区与终端区)，Poly(定前Si-Poly的位置)，Source(定义N+要掺杂的区域)，Contact(定义之后Al金属所要连接的位置)，Metal(将其Al金属分隔开)，导致生产成本无法下降，这也是目前生产功率金属氧化物半导体场效晶体管的公司所面临的困境之一。
技术实现思路
本专利技术要解决的技术问题是：就工厂生产流片的成本与时间(cycletime)而言,都选用五道光罩工艺，而本专利技术采用新型式三道光罩的制造工艺，成本减少了许多，同时也节省了产出时间,这将会进而改善工厂生产效率与带来更多的毛利，本专利技术提供了一种新形式的功率金属氧化物半导体场效晶体管及其制造方式来解决上述问题。本专利技术解决其技术问题所采用的技术方案是：一种新形式的功率金属氧化物半导体场效晶体管，包括：一衬底+外延，在所述衬底的下表面具有一汲极金属层；一氧化层，是成长在所述外延上，其特征在于，所述氧化层更具有一闸极氧化层和一场氧化层，所述闸极氧化层比场氧化层薄；一多晶硅（Poly-Si）层，是成长在所述氧化层上；一氮化硅层，是成长在所述多晶硅层上，所述氮化硅层经过两次沉积形成，分别为第一道氮化硅层和第二道氮化硅层；一第一掺杂区，位于所述外延中及所述闸极氧化层的下面，所述第一掺杂区以离子布值及加热扩散方式来形成第一P-掺杂区及第一N+掺杂区；一第二掺杂区，也位于所述外延中及所述闸极氧化层的下面，所述第二掺杂区以离子布值及加热扩散方式来形成第二P-掺杂区及第二N+掺杂区；一第一次注入第一P+掺杂区，位于所述第一P-掺杂区及第一N+掺杂区中间，所述第一P+掺杂区是以采用高能量、高剂量的离子布值形成；一第一次注入第二P+掺杂区，位于所述第二P-掺杂区及第二N+掺杂区中间，所述第二P+掺杂区是以采用高能量、高剂量的离子布值形成；一介电质层(ILD)，位于所述氮化硅层侧面；一第二次注入第一P+掺杂区，位于所述第一P-掺杂区及第一N+掺杂区中间；一第二次注入第二P+掺杂区，位于所述第二P-掺杂区及第二N+掺杂区中间；一第一金属层，是成长在所述闸极氧化层一边，在所述第二次注入第一P+掺杂区和第二次注入第二P+掺杂区上，其特征在于，所述第一金属层连接所述第二次注入第一P+掺杂区和第二次注入第二P+掺杂区，从而形成源极金属层；一第二金属层，是成长在所述场氧化层一边，在所述多晶硅（Poly-Si）层及所述场氧化层上方，从而形成闸极金属层。进一步地，所述介电质层(ILD)沉积完后，利用化学研磨设备（CMP）对其表面进行平坦化处理。进一步地，该所述源极金属层接触区需分别隔开第一掺杂区及第二掺杂区的N+掺杂区,并同时与其N+掺杂区及下方的P+掺杂区接触，所述源极金属层接触区与所述第一掺杂区和所述第二掺杂区形成的接触面在同一水平面上。进一步地，所述闸极金属层接触区的接口比所述源极金属层接触区接口要高。本专利技术还提供了一种新形式的功率金属氧化物半导体场效晶体管的制造方式，包括如下步骤：1)在所述外延上生长氧化层；2)用第一道光罩(AA)刻蚀出所述场氧化层与所述闸极氧化层，即区隔出了器件的主动区及终端区；3)沉积所述多晶硅（Poly-Si）层及所述第一道氮化硅层；4)用第二道光罩(Poly)蚀刻出将要留的多晶硅（Poly-Si）层区块及第一道氮化硅层区块，其中预留氮化硅层区块的目的是为了之后的第二道氮化硅层于蚀刻时的过蚀刻所预留，避免所述主动区内的多晶硅（Poly-Si）层外露；5)以离子布值及加热扩散方式来形成所述第一掺杂区及所述第二掺杂区；6)第二道氮化硅沉积；7)采用高能量、高剂量的离子布值在所述第一掺杂区和所述第二掺杂区同时分别形成所述第一次注入第一P+掺杂区和所述第一次注入第二P+掺杂区，其中所述第一次注入第一P+掺杂区和所述第一次注入第二P+掺杂区的形成能有效改善其器件的雪崩能力；8)所述介电层(ILD)的沉积；9)利用化学研磨设备(CMP)对所述介电层(ILD)加以平坦化其表面；10)利用反应式离子蚀刻设备(RIE)用来蚀刻所述介电层(ILD)，从而形成所述介电层(ILD)的残留(Spacer)，同时也蚀刻掉所述终端区多晶硅（Poly-Si）上的些许氮化硅；11)蚀刻氮化硅直到终端区多晶硅（Poly-Si）露出，且蚀刻过后在所述主动区多晶硅（Poly-Si）上仍有多余的氮化硅；12)蚀刻主动区内的外延硅，将其与所述第一掺杂区内的所述第一N+掺杂区隔开,和与所述第二掺杂区内的所述第二N+掺杂区隔开；13)形成所述第二次注入第一P+掺杂区和所述第二次注入第二P+掺杂区，该所述第二次注入第一P+掺杂区和所述第二次注入第二P+掺杂区生成以便和之后的所述第一金属层有较好的奥姆接触；14)金属(Al)层的沉积；15)第三道光罩(Metal)形成所述源级金属层和所述闸级金属层。进一步地，其中第7步骤可以省略。进一步地，在进行第13步骤时，所述终端区的多晶硅（Poly-Si）不被完全蚀刻。本专利技术的有益效果是，和一般的功率金属氧化物半导体场效晶体管制程工艺方式相比照，使用三层光罩，有效减少工艺制造流程,但对器件特性不产生影响,更充份利用半导体设备的反应式离子蚀刻(RIE)，其针对不同蚀刻材质所调整的选择比率，及所衍生的间隙壁Spacer结构也都让光罩层数减少，使其器件保持原有的良好特性。附图说明本专利技术的上述内容与其它目的、特性及优点将结合下面的附图进行详细说明，其中相同组件用相同符号来表示。图1在外延上生长氧化层，用第一道光罩(AA)刻蚀出场氧化层与闸极氧化层步骤。图2沉积多晶硅（Poly-Si）层及第一道氮化硅层，并用第二道光罩(Poly)蚀刻出将要留的多晶硅（Poly-Si）层区块及第一道氮化硅层区块步骤。图3以离子布值及加热扩散方式来形成第一掺杂区及第二掺杂区步骤。图4第二道氮化硅沉积，和形成第一次注入第一P+掺杂区和第一次注入第二P+掺杂区步骤。图5介电层(ILD)的沉积步骤。图6利用反应式离子蚀刻设备(RIE)用来蚀刻介电层(ILD)，从而形成介电层(ILD)的残留(Spacer)，同时也蚀刻掉终端区多晶硅（Poly-Si）上的些许氮化硅步骤。图7蚀刻氮化硅直到终端区多晶硅（Poly-Si）露出。图8蚀刻外延硅后注入形成第二次第一P+掺杂区和第二次第二P+掺杂区步骤。图9金属(Al)层的本文档来自技高网...

【技术保护点】
1.一种新形式的功率金属氧化物半导体场效晶体管，其特征在于，包括：一衬底+外延，在所述衬底的下表面具有一汲极金属层；一氧化层，是成长在所述外延片上，其特征在于，所述氧化层更具有一闸极氧化层和一场氧化层，所述闸极氧化层比场氧化层薄；一多晶硅（Poly‑Si）层，是成长在所述氧化层上；一氮化硅层，是成长在所述多晶硅层上，所述氮化硅层经过两次沉积形成，分别为第一道氮化硅层和第二道氮化硅层；一第一掺杂区，位于所述外延中及所述闸极氧化层的下面，所述第一掺杂区以离子布值及加热扩散方式来形成第一P‑掺杂区及第一N+掺杂区；一第二掺杂区，也位于所述外延中及所述闸极氧化层的下面，所述第二掺杂区以离子布值及加热扩散方式来形成第二P‑掺杂区及第二N+掺杂区；一第一次注入第一P+掺杂区，位于所述第一P‑掺杂区及第一N+掺杂区中间，所述第一P+掺杂区是以采用高能量、高剂量的离子布值形成；一第一次注入第二P+掺杂区，位于所述第二P‑掺杂区及第二N+掺杂区中间，所述第二P+掺杂区是以采用高能量、高剂量的离子布值形成；一介电质层(ILD)，位于所述氮化硅层侧面；一第二次注入第一P+掺杂区，位于所述第一P‑掺杂区及第一N+掺杂区中间；一第二次注入第二P+掺杂区，位于所述第二P‑掺杂区及第二N+掺杂区中间；一第一金属层，是成长在所述闸极氧化层一边，在所述第二次注入第一P+掺杂区和第二次注入第二P+掺杂区上，其特征在于，所述第一金属层连接所述第二次注入第一P+掺杂区和第二次注入第二P+掺杂区，从而形成源极金属层；一第二金属层，是成长在所述场氧化层一边，在所述多晶硅（Poly‑Si）层及所述场氧化层上方，从而形成闸极金属层。...

【技术特征摘要】
1.一种新形式的功率金属氧化物半导体场效晶体管，其特征在于，包括：一衬底+外延，在所述衬底的下表面具有一汲极金属层；一氧化层，是成长在所述外延片上，其特征在于，所述氧化层更具有一闸极氧化层和一场氧化层，所述闸极氧化层比场氧化层薄；一多晶硅（Poly-Si）层，是成长在所述氧化层上；一氮化硅层，是成长在所述多晶硅层上，所述氮化硅层经过两次沉积形成，分别为第一道氮化硅层和第二道氮化硅层；一第一掺杂区，位于所述外延中及所述闸极氧化层的下面，所述第一掺杂区以离子布值及加热扩散方式来形成第一P-掺杂区及第一N+掺杂区；一第二掺杂区，也位于所述外延中及所述闸极氧化层的下面，所述第二掺杂区以离子布值及加热扩散方式来形成第二P-掺杂区及第二N+掺杂区；一第一次注入第一P+掺杂区，位于所述第一P-掺杂区及第一N+掺杂区中间，所述第一P+掺杂区是以采用高能量、高剂量的离子布值形成；一第一次注入第二P+掺杂区，位于所述第二P-掺杂区及第二N+掺杂区中间，所述第二P+掺杂区是以采用高能量、高剂量的离子布值形成；一介电质层(ILD)，位于所述氮化硅层侧面；一第二次注入第一P+掺杂区，位于所述第一P-掺杂区及第一N+掺杂区中间；一第二次注入第二P+掺杂区，位于所述第二P-掺杂区及第二N+掺杂区中间；一第一金属层，是成长在所述闸极氧化层一边，在所述第二次注入第一P+掺杂区和第二次注入第二P+掺杂区上，其特征在于，所述第一金属层连接所述第二次注入第一P+掺杂区和第二次注入第二P+掺杂区，从而形成源极金属层；一第二金属层，是成长在所述场氧化层一边，在所述多晶硅（Poly-Si）层及所述场氧化层上方，从而形成闸极金属层。2.根据权利要求1所述的一种新形式的功率金属氧化物半导体场效晶体管，其特征在于，所述介电质层(ILD)沉积完后，利用化学研磨设备（CMP）对其表面进行平坦化处理。3.根据权利要求1所述的一种新形式的功率金属氧化物半导体场效晶体管，其特征在于，该所述源极金属层接触区需分别隔开第一掺杂区及第二掺杂区的N+掺杂区,并同时与其N+掺杂区及下方的P+掺杂区接触，所述源极金属层接触区与所述第一掺杂区和所述第二掺杂区形成的接触面在同一水平面上。4.根据权利要求1所述的一种新形式的功率金属氧化物半导体场效晶体管，其特征在于，所述闸极...

【专利技术属性】
技术研发人员：李振道，孙明光，
申请(专利权)人：江苏应能微电子有限公司，
类型：发明
国别省市：江苏,32