The embodiments of the present disclosure belong to the field of advanced integrated circuit structure manufacturing, and are specifically fabricated and obtained structures for 10 nano-nodes and smaller integrated circuit structures. In an example, an integrated circuit structure includes fins. The grid dielectric layer is above the top of the fin and is laterally adjacent to the side wall of the fin. N-type gate electrodes are located above the top of the fin and are laterally adjacent to the side wall of the fin. N-type gate electrodes include the P-type metal layer on the dielectric layer of the gate and the N-type metal layer on the P-type metal layer. The first N-type source or drain region is adjacent to the first side of the gate electrode. The second N-type source or drain region is adjacent to the second side of the gate electrode, and the second side is opposite to the first side.
【技术实现步骤摘要】
用于先进的集成电路结构制造的差异化电压阈值金属栅极结构相关申请的交叉引用本申请主张提交于2017年11月30日的题为“ADVANCEDINTEGRATEDCIRCUITSTRUCTUREFABRICATION（先进集成电路结构制造）”的美国临时申请号62/593,149的权益，藉此将其整个内容通过引用并入到本文中。
本公开的实施例属于先进的集成电路结构制造的领域，并且尤其是10纳米节点以及更小的集成电路结构制造和所得到的结构的领域。
技术介绍
在过去的几十年中，集成电路中的特征的缩放一直是不断发展的半导体行业的驱动力。缩放至越来越小的特征使得能够在半导体芯片的有限基板面上实现增大的功能单元密度。例如，收缩的晶体管大小允许在芯片上并入增大数量的存储器或逻辑器件，从而导致制造具有增大容量的产品。然而，对于不断变大的容量的驱使并不是没有问题的。优化每个器件的性能的必要性变得愈加显著。在常规且当前已知的制造过程中的可变性可能会限制将它们进一步延伸到10纳米节点或亚10纳米节点的范围中的可能性。因此，对于未来技术节点而言所需的功能组件的制造可能要求在当前的制造过程中引入新方...
【技术保护点】
1.一种集成电路结构，包括：包含硅的鳍片，所述鳍片具有顶部和侧壁；栅极电介质层，其处于所述鳍片的顶部之上并且侧向邻接所述鳍片的侧壁；N型栅电极，其处于所述鳍片的顶部之上的所述栅极电介质层之上并且侧向邻接所述鳍片的侧壁，所述N型栅电极包括在所述栅极电介质层上的P型金属层和在所述P型金属层上的N型金属层；第一N型源极或漏极区域，其邻接所述栅电极的第一侧；以及第二N型源极或漏极区域，其邻接所述栅电极的第二侧，第二侧与第一侧相对。
【技术特征摘要】
2017.11.30 US 62/593149;2017.12.30 US 15/8593551.一种集成电路结构，包括：包含硅的鳍片，所述鳍片具有顶部和侧壁；栅极电介质层，其处于所述鳍片的顶部之上并且侧向邻接所述鳍片的侧壁；N型栅电极，其处于所述鳍片的顶部之上的所述栅极电介质层之上并且侧向邻接所述鳍片的侧壁，所述N型栅电极包括在所述栅极电介质层上的P型金属层和在所述P型金属层上的N型金属层；第一N型源极或漏极区域，其邻接所述栅电极的第一侧；以及第二N型源极或漏极区域，其邻接所述栅电极的第二侧，第二侧与第一侧相对。2.根据权利要求1所述的集成电路结构，其中，所述P型金属层包括钛和氮，并且所述N型金属层包括钛、铝、碳和氮。3.根据权利要求1所述的集成电路结构，其中，所述P型金属层具有在2-4埃的范围中的厚度。4.根据权利要求1所述的集成电路结构，其中，所述N型栅电极进一步包括在所述N型金属层上的传导填充金属层。5.根据权利要求4所述的集成电路结构，其中，所述传导填充金属层包括钨。6.根据权利要求5所述的集成电路结构，其中，所述传导填充金属层包括95或更大原子百分比的钨和0.1至2原子百分比的氟。7.一种集成电路结构，包括：具有电压阈值（VT）的第一N型器件，第一N型器件具有第一栅极电介质层和在第一栅极电介质层上的第一N型金属层；以及具有电压阈值（VT）的第二N型器件，第二N型器件具有第二栅极电介质层、在第二栅极电介质层上的P型金属层以及在所述P型金属层上的第二N型金属层。8.根据权利要求7所述的集成电路结构，其中，第二N型器件的VT高于第一N型器件的VT。9.根据权利要求7所述的集成电路结构，其中，第一N型金属层和第二N型金属层具有相同的构成。10.根据权利要求7所述的集成电路结构，其中，第一N型金属层和第二N型金属层具有相同的厚度。11.根据权利要求10所述的集成电路结构，其中，第一N型金属层和第二N型金属层具有相同的构成。12.根据权利要求7所述的集成电路结构，其中，第二N型金属层包括钛、铝、碳和氮，并且所述P型金属层包括钛和氮。13.根据权利要求7所述的集成电路结构，进一步包括：具有电压阈值（VT）的第三N型器件，第三N型器件具有第三栅极电介...
【专利技术属性】
技术研发人员：JS莱布，J胡，A达斯古普塔，ML哈滕多夫，CP奥思，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。