静电放电保护电路制造技术

本发明专利技术公开了一种静电放电保护电路，静电放电保护电路包括静电放电晶体管、电压缓减晶体管、控制电路及分压电路。静电放电晶体管耦接于参考电压端，参考电压端提供参考电压至所欲保护的电路。电压缓减晶体管耦接于电压输入端及静电放电晶体管之间，电压输入端提供输入电压至所欲保护的电路。控制电路在正常操作期间截止静电放电晶体管，并在正电静电放电震击期间导通静电放电晶体管。分压电路根据电压输入端所提供的输入电压产生分压以在正常操作期间及正电静电放电震击期间导通电压缓减晶体管。

【技术实现步骤摘要】
静电放电保护电路
本专利技术是有关于一种静电放电保护电路，特别是指一种能够快速导通的静电放电保护电路。
技术介绍
当两个带电的物体彼此相接触，或者经由短路路径连接时，其中一个物体上的电荷便会流至另一个物体，也就是产生静电放电。静电放电可以在短时间内产生巨大的电流，并且可能造成集成电路的损坏。在封装集成电路时可能会接触到的人体和机台，以及测试集成电路的仪器都是常见的带电物体，因此一旦带电物体与电路接触并经由电路放电，就可能会造成无法回复的损害。因此，静电放电保护电路常被用来提供低阻抗路径给巨大的静电放电电流通过，以保护集成电路不被烧毁。此外，在有些情况下，静电放电保护装置可能会和所欲保护的电路以相同的低压制程来制作。因此，为了能够承受所欲保护的电路在正常操作下所需的高操作电压，静电放电保护电路所提供的放电路径通常会包括一个以上的晶体管，以避免内部的晶体管崩溃。然而，晶体管的迭接(cascode)结构常会导致不同晶体管所接收到的导通电压并非均匀分布，使得放电的能力及保护的效率降低。此外，由于放电路径有部分是透过迭接结构中所寄生的双极性接面晶体管来提供，因此静电放电保护电路的导通速度较慢。再者，如果放电路径上的晶体管导通速度不够快，放电电流就可能会在晶体管被导通之前，流进所欲保护的电路中，使得所欲保护的电路受到损害。
技术实现思路
本专利技术的一实施例提供一种静电放电保护(electrostaticdischarge，ESD)电路。静电放电保护电路包括静电放电晶体管、至少一电压缓减晶体管、控制电路及分压电路。静电放电晶体管耦接于参考电压端，而参考电压端提供参考电压至所欲保护的电路。至少一电压缓减晶体管耦接于电压输入端及静电放电晶体管之间，而电压输入端提供输入电压至所欲保护的电路。控制电路在正常操作期间截止静电放电晶体管，并在正电静电放电震击(positiveESDzapping)期间导通静电放电晶体管。分压电路根据电压输入端所提供的输入电压产生至少一分压以在正常操作期间及正电静电放电震击期间导通至少一电压缓减晶体管。附图说明图1是本专利技术一实施例的静电放电保护电路的示意图。图2是本专利技术另一实施例的静电放电保护电路的示意图。图3是本专利技术另一实施例的静电放电保护电路的示意图。图4是本专利技术另一实施例的静电放电保护电路的示意图。其中，附图标记说明如下：100、200、300、400静电放电保护电路110静电放电晶体管120、220A、220B、420A、420B电压缓减晶体管130、330控制电路140、240、340、440分压电路142、242A、242B二极管C1第一电容C2第二电容N1第一参考电压节点N2第二参考电压节点V1输入电压V0参考电压VD1第一分压VD2第二分压RT瞬态电阻PAD1参考电压端PAD2电压输入端CKT1电路R1第一电阻R2第二电阻R3第三电阻具体实施方式图1是本专利技术一实施例的静电放电保护电路100的示意图。静电放电保护电路100包括静电放电晶体管110、电压缓减晶体管120、控制电路130及分压电路140。静电放电晶体管110耦接于参考电压端PAD1，参考电压端PAD1可提供电路CKT1所需的参考电压V0，在此实施例中，电路CKT1为静电放电保护电路100所欲保护的电路。电压缓减晶体管120耦接于电压输入端PAD2及静电放电晶体管110之间，而电压输入端PAD2可提供电路CKT1所需的输入电压V1。在有些实施例中，电压输入端PAD2所提供的输入电压V1可以是电路CKT1所需的高操作电压，而参考电压端PAD1所提供的参考电压V0可以是电路CKT1中的接地电压。在有些实施例中，为了降低电能损耗及降低制作成本，电路CKT1可能会利用低压制程来制作，举例来说，电路CKT1中组件的正常操作电压可能是1.8V。在此情况下。为了简化制程，静电放电保护电路100也可能会利用相同的低压制程来制作。然而。在有些应用中，电路CKT1仍然可能需要利用较高的电压，例如高达6V的电压，来执行特定的操作，例如非挥发性内存的写入操作。在此情况下。输入电压V1就可能会高过静电放电晶体管110的崩溃电压。为了避免静电放电晶体管110崩溃，分压电路140便可根据输入电压V1提供第一分压VD1来控制电压缓减晶体管120。第一分压VD1可以是低于输入电压V1，且高于参考电压V0的一个中介电压，并且可以在正常操作期间，让电压缓减晶体管120保持导通。因此，电压缓减晶体管120及静电放电晶体管110的跨压就能够保持在安全范围内。此外，为了避免静电放电保护电路100在正常操作期间产生漏电流，控制电路130可以在正常操作期间将静电放电晶体管110截止。然而，当在正电静电放电震击(positiveESDzapping)期间，也就是当输入电压V1因为静电放电而急遽提高时，控制电路130则会将静电放电晶体管110导通。由于电压缓减晶体管120在正常操作期间及正电静电放电震击期间都维持在导通状态，因此在正电静电放电震击期间，静电放电保护电路100可以透过导通静电放电晶体管110而立即提供放电路径。在图1中，分压电路140包括第一参考电压节点N1及第一组二极管142。第一参考电压节点N1可耦接于电压缓减晶体管120的控制端，并可提供第一分压VD1。第一组二极管142可串联在电压输入端PAD2及第一参考电压节点N1之间。也就是说，分压电路140可以通过第一参考电压节点N1提供第一分压VD1。举例来说，在图1中，第一组二极管142可皆以顺向偏压的方式连接，因此每一个二极管142都可提供0.7V的压差，也就是常见二极管的顺向偏压。如此一来，透过适当地选择第一组二极管142中二极管的数量，就能够对应地调整第一分压VD1的数值。举例来说，输入电压V1可为6V，而分压电路140可包括四个二极管142，因此可在输入电压V1及第一分压VD1之间产生2.8V的压差。在此情况下，第一分压VD1即为3.2V，而电压缓减晶体管120则可在正常操作下被导通。此外，在图1中，分压电路140还可包括与第一组二极管142并联的第一电容C1。在此情况下，当输入电压V1在正电静电放电震击期间被急遽拉升时，第一电容C1将有助于快速提升第一分压VD1的电位。然而，在有些实施例中，如果第一组二极管142中的寄生电容甚小，而第一分压VD1可以随着输入电压V1变化的速度够快，则第一电容C1也并非必要。在此情况下，第一电容C1可根据系统的需求而省略。控制电路130包括第二电容C2及瞬态电阻(transientresistor)RT。第二电容C2具有第一端及第二端，第二电容C2的第一端耦接于第一参考电压节点N1，而第二电容C2的第二端耦接于静电放电晶体管110的控制端。在图1中，第二电容C2可以由金氧半晶体管实作。在此情况下，第二电容C2的第二端可以是晶体管的闸极。瞬态电阻RT可耦接于第二电容C2的第二端及参考电压端PAD1之间。在正常操作期间，第二电容C2可以视为开路，因此第二电容C2的第二端的电压会通过瞬态电阻RT被下拉至参考电压V0，使得静电放电晶体管110被截止。然而，在正电静电放电震击期间，输入电压V1会在短时间内被急遽地拉升。在此情况下，第二电容C2可视为短路，因此第二电容C2的本文档来自技高网...

【技术保护点】
1.一种静电放电保护(electrostatic discharge，ESD)电路，其特征在于，包括：静电放电晶体管，耦接于参考电压端，所述参考电压端用以提供参考电压至所欲保护的电路；至少一电压缓减晶体管，耦接于电压输入端及所述静电放电晶体管之间，所述电压输入端用以提供输入电压至所欲保护的所述电路；控制电路，用以在正常操作期间截止所述静电放电晶体管，及在正电静电放电震击(positive ESD zapping)期间导通所述静电放电晶体管；及分压电路，用以根据所述电压输入端所提供的所述输入电压产生至少一分压以在所述正常操作期间及所述正电静电放电震击期间导通所述至少一电压缓减晶体管。

【技术特征摘要】
2017.11.24 US 62/590,402;2018.07.12 US 16/033,2351.一种静电放电保护(electrostaticdischarge，ESD)电路，其特征在于，包括：静电放电晶体管，耦接于参考电压端，所述参考电压端用以提供参考电压至所欲保护的电路；至少一电压缓减晶体管，耦接于电压输入端及所述静电放电晶体管之间，所述电压输入端用以提供输入电压至所欲保护的所述电路；控制电路，用以在正常操作期间截止所述静电放电晶体管，及在正电静电放电震击(positiveESDzapping)期间导通所述静电放电晶体管；及分压电路，用以根据所述电压输入端所提供的所述输入电压产生至少一分压以在所述正常操作期间及所述正电静电放电震击期间导通所述至少一电压缓减晶体管。2.如权利要求1所述的静电放电保护电路，其特征在于所述分压电路包括：第一参考电压节点，耦接于所述至少一电压缓减晶体管中的第一电压缓减晶体管的控制端，用以提供第一分压；及第一组二极管，串联于所述电压输入端及所述第一参考电压节点之间。3.如权利要求2所述的静电放电保护电路，其特征在于所述分压电路还包括：第一电容，与所述第一组二极管并联。4.如权利要求2所述的静电放电保护电路，其特征在于所述控制电路包括：第二电容，具有第一端耦接于所述第一参考电压节点，及第二端耦接于所述静电放电晶体管的控制端。5.如权利要求4所述的静电放电保护电路，其特征在于所述第二电容系由金氧半晶体管实作。6.如权利要求4所述的静电放电保护电路，其特征在于所述控制电路还包括：瞬态电阻，耦接于所述第二电容的所述第二端及所述参...

【专利技术属性】
技术研发人员：赖致玮，丁韵仁，吴易翰，许信坤，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾,71