输出级电路制造技术

本发明专利技术提供一种输出级电路，包括：第一栅驱动器、第二栅驱动器、第一输出级电路、第二输出级电路和控制电路；第一栅驱动器，根据接收到的分级驱动信号，向第一输出级电路和第二输出电路输入第一栅驱动信号；所述第二栅驱动器的功能和第一栅驱动器相同；控制电路，根据接收到的第一控制信号和第二控制信号，控制第一级输出电路和第二级输出电路之间的连接状态；第一输出级电路，根据接收到栅驱动信号，输出第一电压；第二级输出电路，根据接收到驱动信号，输出第二电压。本发明专利技术提供的输出级电路能够在电路输出电压发生变化时，避免电路中出现电压瞬时增大的情况，从而保证了电路工作的可靠性和电路中MOS管的使用寿命。

Output stage circuit

The invention provides an output stage circuit, which includes: a first gate driver, a second gate driver, a first output stage circuit, a second output stage circuit and a control circuit; a first gate driver inputs a first gate drive signal to a first output stage circuit and a second output circuit according to the received hierarchical drive signal; and the first gate driver inputs a first gate drive signal to a first output stage circuit and a second output circuit. The function of the second gate driver is the same as that of the first gate driver; the control circuit controls the connection state between the first output circuit and the second output circuit according to the received first control signal and the second control signal; the first output circuit outputs the first voltage according to the received gate drive signal; and the second output circuit. The circuit outputs the second voltage according to the received driving signal. The output stage circuit provided by the invention can avoid the instantaneous increase of the voltage in the circuit when the output voltage of the circuit changes, thereby ensuring the reliability of the circuit and the service life of the MOS transistor in the circuit.

【技术实现步骤摘要】
输出级电路
本专利技术涉及半导体集成电路
，特别涉及到一种输出级电路。
技术介绍
输出级电路是音频功放的重要组成部分，主要是用来驱动喇叭负载。智能手机的音频功放由于受到锂电池电压的限制，功放无法达到很大的推力，因而音量设置过大播放音乐时会出现杂音。随着手机用户对听筒喇叭立体声环绕音效的需求不断提高，这就要求输出级电路能够输出更大的电压使音频功放有更大的推力，从而消除智能手机在音量设置过大时出现音乐杂音的情况。专利技术人经过对现有技术中输出级电路进行研究发现，现有的增大输出电压的输出级电路中，当输出级电路的输出电压发生变化时，输出级电路中会出现电压瞬时增大的情况，当电路中电压超过输出级电路中MOS管的耐压范围时，则导致MOS管被损坏。
技术实现思路
本专利技术所要解决的技术问题是提供一种输出级电路，能够在输出级电路的输出电压发生变化时，避免输出级电路中出现电压瞬时增大的情况，从而保证了输出级电路工作的可靠性和电路中MOS管的使用寿命。为实现上述目的，本专利技术实施例提供如下技术方案：一种输出级电路，包括：第一栅驱动器、第二栅驱动器、第一输出级电路、第二输出级电路和控制电路；所述第一栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出电路输入第一栅驱动信号；所述第二栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出电路输入第二栅驱动信号；所述控制电路，用于根据接收到的第一控制信号和第二控制信号，控制所述第一级输出电路和所述第二级输出电路之间的连接状态；所述第一输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第一电压；所述第二级输出电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第二电压。上述的电路，可选的，所述控制电路，包括：第五PMOS管、第七PMOS管、第五NMOS管和第七NMOS管；所述第五PMOS管的源极与所述第二输出级电路的第一端相连，漏极分别与所述第七NMOS管的漏极和所述第二输出级电路的第二端相连，栅极为所述第一控制信号的输入端；所述第七NMOS管的源极与所述第一输出级电路的第一端相连，栅极为所述第一控制信号的输入端；所述第七PMOS管的源极与所述第一输出级电路的第二端相连，漏极分别与所述第五NMOS管的漏极和所述第二输出级电路的第三端相连；栅极为所述第二控制信号的输入端；所述第五NMOS管的源极与所述第二输出级电路的第四端相连，栅极为所述第二控制信号的输入端。上述的电路，可选的，所述第一输出级电路，包括，第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、低压差线性稳压器、第一寄生电容、第二寄生电容、第三寄生电容和第四寄生电容；所述第一PMOS管的源极与电源输入端相连，漏极与所述第二PMOS管的源极相连，栅极接收所述第一栅驱动器输出的所述第一栅驱动信号；所述第二PMOS管的漏极作为所述第一输出级电路的输出端，与所述第二NMOS管的漏极相连，源极作为所述第一输出级电路的第一端，栅极与所述低压差线性稳压器的输出端相连；所述第一寄生电容的一端与所述第二PMOS管的栅极相连，另一端与所述第二PMOS管的源极相连；所述第二寄生电容的一端与所述第二PMOS管的栅极相连，另一端与所述第二PMOS管的漏极相连；所述第二NMOS管的源极作为所述第一输出级电路的第二端，与所述第一NMOS管的漏极相连，栅极与所述低压差线性稳压器的输出端相连；所述第三寄生电容的一端与所述第二NMOS管的栅极相连，另一端与所述第二PMOS管的漏极相连；所述第四寄生电容的一端与所述第二NMOS管的栅极相连，另一端与所述第二PMOS管的源极相连；所述第一NMOS管的源极接地，栅极接收所述第二栅驱动器输出的所述第二栅驱动信号。上述的电路，可选的，所述第二输出级电路，包括：第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五寄生电容、第六寄生电容、第七寄生电容和第八寄生电容；所述第三PMOS管的漏极作为所述第二输出级电路的第一端，与所述第四PMOS管的源极相连，源极与电源的输入端相连，栅极接收所述第一栅驱动器输出的所述第一栅驱动信号；所述第四PMOS管的漏极作为所述第二输出电路的输出端，与所述第四NMOS管的漏极相连，栅极作为所述第二输出电路的第二端；所述第五寄生电容的一端与所述第四PMOS管的栅极相连，另一端与所述第四PMOS管的源极相连；所述第六寄生电容的一端与所述第四PMOS管的栅极相连，另一端与所述第二PMOS管的漏极相连；所述第四NMOS管的源极作为所述第二输出级电路的第四端，与所述第三NMOS管的漏极相连，栅极作为所述第二输出级电路的第三端；所述第七寄生电容的一端与所述第四NMOS管的栅极相连，另一端与所述第四MOS管的漏极相连；所述第八寄生电容的一端与所述第四NMOS管的栅极相连，另一端与所述第四NMOS管的源极相连；所述第三NMOS管的栅极接收所述第二栅驱动器输出的所述第二驱动信号，源极接地。与现有技术相比，本专利技术包括以下优点：本专利技术提供了一种输出级电路，包括：第一栅驱动器、第二栅驱动器、第一输出级电路、第二输出级电路和控制电路；所述第一栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出电路输入第一栅驱动信号；所述第二栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出电路输入第二栅驱动信号；所述控制电路，用于根据接收到的第一控制信号和第二控制信号，控制所述第一级输出电路和所述第二级输出电路之间的连接状态；所述第一输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第一电压；所述第二级输出电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第二电压。本专利技术提供的输出级电路能够在电路的输出电压发生变化时，避免电路中出现电压瞬时增大的情况，从而保证了电路工作的可靠性和电路中MOS管的使用寿命。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术提供的一种输出级电路的结构示意图；图2为本专利技术提供的一种输出级电路的又一结构示意图；图3为本专利技术提供的一种输出级电路的时序图；图4为本专利技术提供的一种输出级电路的又一结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术提供了一种控制电路，所述控制电路能够保证在电路输出电压发生变化时，避免电路中出现电压瞬时增大的情况。下面针对输出级电路结构示意图来描述本专利技术的具体实现。参考图1，示出了本专利技术实施例控制电路的示意图，包括：第一栅驱动器101、第二栅驱动器102、第一输出级电路103、第二输出级电路104和控制电路105；所述第一栅驱动器101，用于根据接收到本文档来自技高网...

【技术保护点】
1.一种输出级电路，其特征在于，包括：第一栅驱动器、第二栅驱动器、第一输出级电路、第二输出级电路和控制电路；所述第一栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出电路输入第一栅驱动信号；所述第二栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出电路输入第二栅驱动信号；所述控制电路，用于根据接收到的第一控制信号和第二控制信号，控制所述第一级输出电路和所述第二级输出电路之间的连接状态；所述第一输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第一电压；所述第二级输出电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第二电压。

【技术特征摘要】
1.一种输出级电路，其特征在于，包括：第一栅驱动器、第二栅驱动器、第一输出级电路、第二输出级电路和控制电路；所述第一栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出电路输入第一栅驱动信号；所述第二栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出电路输入第二栅驱动信号；所述控制电路，用于根据接收到的第一控制信号和第二控制信号，控制所述第一级输出电路和所述第二级输出电路之间的连接状态；所述第一输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第一电压；所述第二级输出电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第二电压。2.根据权利要求1所述的电路，其特征在于，所述控制电路，包括：第五PMOS管、第七PMOS管、第五NMOS管和第七NMOS管；所述第五PMOS管的源极与所述第二输出级电路的第一端相连，漏极分别与所述第七NMOS管的漏极和所述第二输出级电路的第二端相连，栅极为所述第一控制信号的输入端；所述第七NMOS管的源极与所述第一输出级电路的第一端相连，栅极为所述第一控制信号的输入端；所述第七PMOS管的源极与所述第一输出级电路的第二端相连，漏极分别与所述第五NMOS管的漏极和所述第二输出级电路的第三端相连；栅极为所述第二控制信号的输入端；所述第五NMOS管的源极与所述第二输出级电路的第四端相连，栅极为所述第二控制信号的输入端。3.根据权利要求2所述的电路，其特征在于，所述第一输出级电路，包括，第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、低压差线性稳压器、第一寄生电容、第二寄生电容、第三寄生电容和第四寄生电容；所述第一PMOS管的源极与电源输入端相连，漏极与所述第二PMOS管的源极相连，栅极接收所述第一栅驱动器输出的所述第一栅驱动信号；所述第二PMOS管的漏极作为所述第一输出级电路的输出端，与所述第二NMOS管的漏极相连，源极作为所述第一...

【专利技术属性】
技术研发人员：张启帆，何均，张海军，邵派，杜黎明，孙洪军，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：上海,31