电路板及其制作方法技术

本发明专利技术涉及一种电路板。所述电路板包括一基底层以及一线路层。所述线路层位于所述基底层相背的两个表面上。所述线路层包括镀镍层及镀铜层。所述镀镍层贴覆在所述基底层表面。所述镀铜层贴附在所述镀镍层的表面。所述镀铜层及所述镀镍层朝垂直于所述基底层方向的投影相互重合。所述线路层上开设多个开口。所述基底层从所述多个开口中暴露。所述镀镍层及所述基底层上开设有多个通孔。所述多个通孔贯穿所述镀镍层及所述基底层。所述镀铜层填充所述多个通孔以导通所述基底层两侧的所述线路层。本发明专利技术还涉及一种所述电路板的制作方法。

【技术实现步骤摘要】
电路板及其制作方法
本专利技术涉及电路板及其制作领域，尤其涉及一种具有细化线路的电路板及其制作方法。
技术介绍
近年来，随着消费类电子产品市场的不断发展和成熟，对电路板提出了更高的需求。电子产品朝轻薄短小的趋势发展，电路板线路的精细化程度要求也越来越高。为实现超薄叠构，现有的电路板电镀制程时会在基材表面预先镀上一层化学镀层。化学镀层一般为银层或镍磷合金。然而，银层在电镀铜步骤前的清洗步骤中容易被去离子剂及强氧化剂(如高锰酸钾)破坏；镍磷合金经常因为电阻过高，致使电路板无法使用常规电流进行电镀制作。
技术实现思路
有鉴于此，有必要提供一种克服上述问题的电路板的制作方法。一种电路板，包括：一基底层以及一线路层，所述线路层位于所述基底层相背的两个表面上，所述线路层包括镀镍层及镀铜层，所述镀镍层贴覆在所述基底层表面，所述镀铜层贴附在所述镀镍层的表面，所述镀铜层及所述镀镍层朝垂直于所述基底层方向的投影相互重合，所述线路层上开设多个开口，所述基底层从所述多个开口中暴露，所述镀镍层及所述基底层上开设有多个通孔，所述多个通孔贯穿所述镀镍层及所述基底层，所述镀铜层填充所述多个通孔以导通所述基底层两侧的所述线路层。一种电路板的制作方法，包括步骤：提供一基板，所述基板包括一基底层及设置于所述基底层相背两个表面的镀镍层；在所述基板上开设多个通孔，所述通孔贯穿所述基底层及所述镀镍层；在所述镀镍层表面进行线路制作形成镀铜层，所述镀铜层上形成有多个开口，所述开口贯穿所述镀铜层，所述镀镍层从所述开口中暴露，所述镀铜层填充所述多个通孔以导通所述基底层两侧的所述镀镍层及所述镀铜层；蚀刻去除所述多个开口中暴露的所述镀镍层，从而形成所述线路层。与现有技术相比，本实施方式供的所述电路板及其制作方法，采用在电镀增层之前预先镀上一层低电阻镍层的方式，由于所述镍层本身的抗氧化性，避免了预镀层在清洗去离子化过程中容易被氧化破坏的情况，同时，所述镍层的低电阻特性，使所述电镀增层制程在常规电镀电流下即可完成制作。附图说明图1是本专利技术实施方式提供的基板的剖面示意图。图2是图1中的基板上的镀上铜层后的剖面示意图。图3是图2中基板制作形成通孔后的剖面示意图。图4是图3中的基板蚀刻去除铜层后的剖面示意图。图5是图4中基板镀镍层上压膜曝光及显影形成干膜图案后的剖面示意图。图6是图5中基板上图形电镀镀上镀铜层后的剖面示意图。图7是图6中基板中撕去干膜图案形成开口后的剖面示意图。图8是图7中开口内的镀镍层被去除形成线路层后的剖面示意图。主要元件符号说明基板10基底层12镀镍层14铜层16通孔18干膜图案20镀铜层30开口40线路层50电路板100如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式本技术方案提供的电路板制作方法包括如下步骤：第一步，请参阅图1，提供一个基板10。所述基板10包括一基底层12及镀镍层14。所述镀镍层14位于所述基底层12的相背两个表面上。所述镀镍层14呈亮银色，其厚度为2至15英寸。所述镀镍层14中磷的百分含量为1％～6％。每平方米所述镀镍层14的电阻值小于15欧。所述镀镍层14的表面晶粒尺寸为20～300纳米。所述镀镍层14的晶粒匀称，晶粒与晶粒之间无明显缝隙。本实施方式中，所述镀镍层14采用化学镀镍的方式制作而成。第二步，请参阅图2，在所述镀镍层14的表面电镀一铜层16。所述铜层16覆盖所述镀镍层14。所述铜层16使所述基底层12在激光打孔时更容易被射穿。第三步，请参阅图3，在所述铜层16上开设多个通孔18。所述通孔18贯穿所述铜层16、所述镀镍层14以及所述基底层12。本实施方式中，所述多个通孔18通过激光打孔制作而成。第四步，请参阅图4，蚀刻除去所述铜层16。本实施方式中，所述铜层16通过蚀刻药水蚀刻去除。第五步，请参阅图5，提供一干膜(图未示)，将所述干膜压合贴覆在所述镀镍层14表面，通过曝光及显影制程将所述干膜制作成干膜图案20。在本实施方式中，所述基底层12相对两侧的干膜图案20形状大小相同，位置相对应。第六步，请参阅图6，将所述基板10进行图形电镀在所述镀镍层14表面形成镀铜层30。其中，所述镀铜层30的厚度小于或等于所述干膜图案20的厚度。所述镀铜层30形成在所述干膜图案20之间，并填充所述多个通孔18以导通所述基底层12两侧的所述镀镍层14。所述镀铜层30的厚度大于所述镀镍层14的厚度。由于在所述基底层12的表面预先镀有所述镀镍层14，所述镀铜层30可直接形成于所述镀镍层14表面。所述镀镍层14的晶格细小，有利于所述镀铜层30的晶格排列，便于细化线路。而且因为所述镀镍层14的平均电阻小于15欧每平方米，使所述图形电镀在常规电镀电流下即可实现均匀电镀。第七步，请参阅图7，撕去所述干膜图案20，使所述镀铜层30上形成多个开口40。所述多个开口40的形状与所述干膜图案20的形状相同。部分所述镀镍层14从所述多个开口40中暴露。所述基底层12相背两侧的所述开口40形状大小相同，位置相互对应。第八步，请参阅图8，提供一蚀刻液，用所述蚀刻液蚀刻去除从所述多个开口40中暴露的所述镀镍层14，从而形成所述电路板100。其中，所述蚀刻液蚀刻所述镀镍层14的速率为0.9～1.1um/min，蚀刻所述镀铜层30的速率为0.2um/min，由于所述蚀刻液蚀刻所述镀镍层14的速度远大于所述镀铜层30的速度，因此，所述蚀刻液几乎不会蚀刻掉所述镀铜层30。所述多个开口40中的镀镍层14被蚀刻掉，所述基底层12从所述多个开口40中暴露出来。此时，所述镀镍层14与所述镀铜层30共同组成所述电路板100的线路层50。所述镀铜层30及所述镀镍层14朝垂直于所述基底层12方向的投影相互重合。请参阅图8，所述电路板100包括所述基底层12以及所述线路层50。所述线路层50位于所述基底层12相背的两个表面上，所述线路层50包括所述镀镍层14及所述镀铜层30。所述镀镍层14贴覆在所述基底层12表面。所述镀铜层30贴附在所述镀镍层14的表面。所述镀铜层30及所述镀镍层14朝垂直于所述基底层12方向的投影相互重合。所述线路层50上开设多个开口40。部分所述基底层12从所述多个开口40中暴露。所述镀镍层14及所述基底层12上开设有多个通孔18。所述多个通孔18贯穿所述镀镍层14及所述基底层12。所述镀铜层30填充所述多个通孔18以导通所述基底层12两侧的所述线路层50。与现有技术相比，本实施方式供的所述电路板100及其制作方法，采用在电镀增层之前预先镀上一层低电阻镍层的方式，由于所述镍层本身的抗氧化性，避免了预镀层在清洗去离子化过程中容易被氧化破坏的情况，同时，所述镍层的低电阻特性，使所述电镀增层制程在常规电镀电流下即可完成制作。可以理解的是，对于本领域的普通技术人员来说，可以根据本专利技术的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本专利技术权利要求的保护范围。本文档来自技高网...

【技术保护点】
1.一种电路板，包括：一基底层以及一线路层，所述线路层位于所述基底层相背的两个表面上，所述线路层包括镀镍层及镀铜层，所述镀镍层贴覆在所述基底层表面，所述镀铜层贴附在所述镀镍层的表面，所述镀铜层及所述镀镍层朝垂直于所述基底层方向的投影相互重合，所述线路层上开设多个开口，所述基底层从所述多个开口中暴露，所述镀镍层及所述基底层上开设有多个通孔，所述多个通孔贯穿所述镀镍层及所述基底层，所述镀铜层填充所述多个通孔以导通所述基底层两侧的所述线路层。

【技术特征摘要】
1.一种电路板，包括：一基底层以及一线路层，所述线路层位于所述基底层相背的两个表面上，所述线路层包括镀镍层及镀铜层，所述镀镍层贴覆在所述基底层表面，所述镀铜层贴附在所述镀镍层的表面，所述镀铜层及所述镀镍层朝垂直于所述基底层方向的投影相互重合，所述线路层上开设多个开口，所述基底层从所述多个开口中暴露，所述镀镍层及所述基底层上开设有多个通孔，所述多个通孔贯穿所述镀镍层及所述基底层，所述镀铜层填充所述多个通孔以导通所述基底层两侧的所述线路层。2.如权利要求1所述的电路板，其特征在于，所述镀镍层的厚度小于所述镀铜层的厚度。3.如权利要求1所述的电路板，其特征在于，所述镀镍层的厚度为2至15英寸，每平方米所述镀镍层的电阻值小于15欧，所述镀镍层的表面晶粒尺寸为20至300纳米，所述镀镍层内磷的百分含量范围为1％～6％。4.如权利要求1所述的电路板，其特征在于，所述镀镍层的外观呈亮银色。5.一种电路板的制作方法，包括步骤：提供一基板，所述基板包括一基底层及设置于所述基底层相背两个表面的镀镍层；在所述基板上开设多个通孔，所述通孔贯穿所述基底层及所述镀镍层；在所述镀镍层表面进行线路制...

【专利技术属性】
技术研发人员：胡先钦，沈芾云，徐筱婷，何明展，
申请(专利权)人：鹏鼎控股深圳股份有限公司，宏启胜精密电子秦皇岛有限公司，
类型：发明
国别省市：广东,44