集成电路装置及其形成方法制造方法及图纸

本公开实施例提供具有侧壁间隔物的集成电路装置，以及具有此间隔物的集成电路装置的形成方法。在一些范例中，此方法包含接收工件，其包含基底和位于基底上的栅极堆叠。形成间隔物于栅极堆叠的侧表面上，间隔物包含低介电常数介电材料的间隔层。形成源极/漏极区于基底内，以及形成源极/漏极接点耦接至源极/漏极区，使得间隔物的间隔层位于源极/漏极接点与栅极堆叠之间。

Integrated Circuit Device and Its Formation Method

The embodiment of the present disclosure provides an integrated circuit device with a sidewall spacer and a method for forming an integrated circuit device with such spacer. In some examples, this method includes a receiving workpiece that contains a base and a grid stack located on the base. A spacer is formed on the side surface of the grid stack, and the spacer comprises a spacer layer of a low dielectric constant dielectric material. The source/drain region is formed in the base and the source/drain junction is coupled to the source/drain region, so that the spacer interval layer is located between the source/drain junction and the gate stack.

【技术实现步骤摘要】
集成电路装置及其形成方法
本公开实施例涉及集成电路制造，且特别涉及具有侧壁间隔物的集成电路装置及其形成方法。
技术介绍
半导体集成电路(integratedcircuit，IC)工业已经历快速的成长，在集成电路发展的过程中，随着几何尺寸(例如利用制造过程可以产生的最小元件或线)缩减的同时，功能密度(例如每一个芯片面积内互相连接的装置数量)通常也在增加。尺寸缩减工艺通常由增加生产效率和降低伴随的成本而提供好处。然而，这样的尺寸缩减也伴随着增加集成电路中的装置的设计和制造上的复杂度。在制造上并行的发展已经使得复杂度增加的设计以精准和可靠的方式制造。举例而言，制造的发展已经不仅是缩减电路部件的尺寸，还缩减了部件之间的间隔。然而，即使这样的电路可以被制造出来，由于部件之间的间隔缩减可能会引发其他问题。在一例子中，紧密邻接的电路部件可能对另一个电路部件表现出电性效应，像是电容和杂讯，随着间隔缩减这些效应更恶化。低功率装置可能表现出对这些效应增加的敏感度，于是可能会限制其最小功率和最大效能。
技术实现思路
根据本公开的一些实施例，提供集成电路装置的形成方法，此方法包含接收工件(workpiece)，其包含基底和位于基底上的栅极堆叠；形成间隔物于栅极堆叠的侧面上，其中间隔物包含的间隔层具有低介电常数介电材料；形成源极/漏极区于基底内；以及形成源极/漏极接点耦接至源极/漏极区，其中间隔物的间隔层位于源极/漏极接点与栅极堆叠之间。根据本公开的另一些实施例，提供集成电路装置的形成方法，此方法包含接收基底和位于基底上的栅极堆叠；形成侧壁间隔物于栅极堆叠的垂直侧面上，其中侧壁间隔物包含间隔层，间隔层包含低介电常数介电前驱物；固化低介电常数介电前驱物，以形成间隔层的低介电常数介电材料，其中固化形成孔隙于低介电常数介电材料内；以及形成源极/漏极接点相邻于栅极堆叠，使得侧壁间隔物位于源极/漏极接点与栅极堆叠之间。根据本公开的一些实施例，提供集成电路装置，此装置包含基底；栅极堆叠位于基底上；侧壁间隔物位于栅极堆叠的侧面上，其中侧壁间隔物包含的间隔层具有低介电常数介电材料，且低介电常数介电材料包含孔隙于其中；以及源极/漏极接点，其设置使得侧壁间隔物位于源极/漏极接点与栅极堆叠之间。附图说明为了让本公开实施例能更容易理解，以下配合所附附图作详细说明。应该注意，根据工业上的标准范例，各个部件(feature)未必按照比例绘制，且仅用于图示说明的目的。实际上，为了让讨论清晰易懂，各个部件的尺寸可以被任意放大或缩小。图1A和图1B是根据本公开实施例的各个方面，形成集成电路装置的方法的流程图。图2至图13B是根据本公开实施例的各个方面，进行形成集成电路装置的方法的工件的一部分的剖面示意图。图14A和图14B是根据本公开实施例的各个方面，形成具有掺杂的间隔层的集成电路装置的方法的流程图。图15至图22B是根据本公开实施例的各个方面，进行形成具有掺杂的间隔层的集成电路装置的方法的工件的一部分的剖面示意图。附图标记说明：100、1400～方法；102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132、1402、1404、1406、1408、1410、1412、1414、1416、1418、1420、1422、1424、1426、1428、1430、1432、1434～流程图的方块；200、1500～工件；202～基底；204～栅极堆叠；206～界面层；208～栅极介电层；210～栅极电极；212～第一硬掩模层；214～第二硬掩模层；302～内间隔层；304～侧壁间隔物；402、1602～低介电常数前驱物；502、902、1204～凹口；602～源极/漏极区；604～源极/漏极区的垂直侧壁；702～接触蚀刻停止层；704～第一层间介电(ILD)层；903、1702～低介电常数间隔层；904～孔隙；1002～置换栅极介电层；1004～置换栅极电极；1102～第二层间介电(ILD)层；1202～光致抗蚀剂层；1302～接点；1304～盖层；1306～阻挡层；1308～功函数层；1310～电极填充物；1312、1314、1316～宽度；1318～高度。具体实施方式以下内容提供了许多不同实施例或范例，以实现本公开实施例的不同部件(feature)。以下描述组件和配置方式的具体范例，以简化本公开实施例。当然，这些仅仅是范例，而非意图限制本公开实施例。举例而言，在以下描述中提及于第二部件上方或其上形成第一部件，其可以包含第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包含在第一部件和第二部件之间形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本公开实施例可在各个范例中重复参考标号和/或字母。此重复是为了简化和清楚的目的，其本身并非用于指定所讨论的各个实施例和/或配置之间的关系。另外，在本公开实施例中形成一部件在另一部件上、连接至另一部件、和/或耦接至另一部件，其可包含形成此部件直接接触另一部件的实施例，并且也可包含形成额外的部件介于这些部件之间，使得这些部件不直接接触的实施例。再者，为了容易描述本公开实施例的一个部件与另一部件之间的关系，在此可以使用空间相关用语，举例而言，“较低”、“较高”、“水平”、“垂直”、“在…上方”、”之上”、“在…下方”、“在…底下”、”向上”、”向下”、”顶部”、”底部”等衍生的空间相关用语(例如“水平地”、“垂直地”、”向上地”、”向下地”等)。这些空间相关用语意欲涵盖包含这些部件的装置的不同方位。为了追求更小且更有能量效率的集成电路，部件以更紧密相邻的方式制造。随着部件之间的间隔缩减，不利的电性效应，像是部件之间的寄生电容变得更明显。此外，个别的装置对于这些效应变得更敏感。寄生电容的一个例子发生在晶体管(例如互补式金属氧化物半导体(CMOS)晶体管)的栅极堆叠与邻近的源极/漏极接点之间。此电容耦合可能会延迟在栅极和源极/漏极接点处的电压的升和降。在以前，这个效应足够小到可以考虑忽略此电容。然而随着装置尺寸缩减，栅极和源极/漏极接点之间的距离也减少，其可能会增加电容值的量。类似地，随着晶体管和其他装置的操作电压降低，增加了对寄生电容的敏感度。因此，以前忽略的栅极-接点电容现在可能会降低切换速度、增加切换功率消耗和增加耦合杂讯。为了减轻这些效应，本公开实施例提供具有降低栅极-接点电容的装置以及制造此装置的方法的一些范例。在一些实施例中，此方法形成位于栅极堆叠与任何源极/漏极接点之间的侧壁间隔物。此侧壁间隔物可以有多层，像是邻接栅极堆叠设置的介电硬掩模层，以及设置在介电硬掩模层上的间隔层。在一些这样的例子中，侧壁介电质包含多孔低介电常数介电材料。多孔低介电常数介电材料可通过沉积低介电常数前驱物和成孔剂(porogen)，并且后续在栅极置换工艺期间固化此前驱物而形成。固化此前驱物使得成孔剂产生孔隙在间隔层材料内，其降低了介电常数。部分原因在于降低的介电常数，其所产生的间隔层降低了栅极堆叠和源极/漏极接点之间的电容耦合。在另外的实施例中，此方法以邻接栅极堆叠设置的介电硬掩模层和设置在介电硬掩模层上的掺杂间隔层来形成侧壁间隔物。掺杂间本文档来自技高网...

【技术保护点】
1.一种集成电路装置的形成方法，包括：接收一工件，其包含一基底和一栅极堆叠位于该基底上；形成一间隔物于该栅极堆叠的一侧面上，其中该间隔物包含一间隔层具有一低介电常数介电材料；形成一源极/漏极区于该基底内；以及形成一源极/漏极接点耦接至该源极/漏极区，其中该间隔物的该间隔层位于该源极/漏极接点与该栅极堆叠之间。

【技术特征摘要】
2017.11.15 US 15/813,7421.一种集成电路装置的形成方法，包括：接收一工件，其包含一基底和一栅极堆叠位于该基底上；形成一间隔物于该栅极堆叠的一侧面上，其中该间隔物包含一间隔层具有一低介电常数介电材料；形成一源极/漏极区于该基底内；以及形成一源极/漏极接点耦接至该源极/漏极区，其中该间隔物的该间隔层位于该源极/漏极接点与该栅极堆叠之间。2.如权利要求1所述的集成电路装置的形成方法，其中该低介电常数介电材料包含一多孔低介电常数介电材料。3.如权利要求2所述的集成电路装置的形成方法，其中该间隔物的该形成包含：沉积一低介电常数介电材料前驱物和一成孔剂；以及固化该低介电常数介电材料前驱物，以形成该间隔层的该低介电常数介电材料；且该固化使得该成孔剂产生孔隙在该多孔低介电常数介电材料内。4.如权利要求1所述的集成电路装置的形成方法，其中该低介电常数介电材料包含一介电材料和一掺质，该掺质来自于由一n型掺质和一p型掺质所组成的群组。5.如权利要求4所述的集成电路装置的形成方法，其中该间隔物的该形成包含：沉积该介电材料于该栅极堆叠上；以及在该介电材料的该沉积期间，原位注入该掺质。6.如权利要求4所述的集成电路装置的形成方法，其中该间隔物的该形成包含：沉积...

【专利技术属性】
技术研发人员：陈彦廷，李威养，杨丰诚，陈燕铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71