一种半导体器件结构的制造方法以及半导体器件结构技术

本发明专利技术揭示一种半导体器件结构的制造方法以及半导体器件结构。所述半导体器件结构的制造方法至少包括：在一基底的一侧形成第一晶体管，所述第一晶体管至少包括第一鳍部，所述第一鳍部形成于所述基底的一侧表面，且向远离所述基底的方向延伸；在所述第一晶体管远离所述基底的一侧形成第一隔离介质，所述第一隔离介质覆盖所述第一晶体管；对所述第一隔离介质图形化、形成开口部，所述开口部的位置与所述第一鳍部的位置相对应，且将第一鳍部显露于所述开口部；在所述第一隔离介质远离所述第一晶体管的一侧形成第二晶体管，所述第二晶体管至少包括第二鳍部，所述第二鳍部设置于所述开口部内，且由所述开口部向远离所述第一鳍部的方向延伸。

A Manufacturing Method of Semiconductor Device Structure and Semiconductor Device Structure

The invention discloses a manufacturing method of a semiconductor device structure and a semiconductor device structure. The fabrication method of the semiconductor device structure includes at least forming a first transistor on one side of the base, including at least a first fin, which is formed on one side of the base and extends in a direction far from the base, forming a first isolation medium on the side far from the base, and the first isolation medium. The material covers the first transistor; the first isolation medium is patterned to form an opening which corresponds to the position of the first fin and exposes the first fin to the opening; the first isolation medium is far from the first transistor to form a second transistor which includes at least the second fin and the second fin. The fin is arranged in the opening, and extends from the opening to a direction far from the first fin.

【技术实现步骤摘要】
一种半导体器件结构的制造方法以及半导体器件结构
本专利技术涉及半导体领域，特别涉及一种半导体器件结构的制造方法以及使用该制造方法形成的半导体器件结构。
技术介绍
传统CMOS工艺虽然可以同时实现NMOS管和PMOS管，但是由于硅衬底的空穴的迁移率低于电子子迁移率，因此，NMOS管的性能会优于PMOS管，造成半导体器件的性能不佳。
技术实现思路
针对现有技术中的缺陷，本专利技术的目的是提供一种半导体器件结构的制造方法以及使用该制造方法形成的半导体器件结构，该半导体器件结构的制造方法可以在CMOS工艺中同时实现NMOS管和PMOS管，并且提高PMOS管的性能。根据本专利技术的一个方面提供一种半导体器件结构的制造方法，所述半导体器件结构的制造方法至少包括：在一基底的一侧形成第一晶体管，所述第一晶体管至少包括第一鳍部，所述第一鳍部形成于所述基底的一侧表面，且向远离所述基底的方向延伸；在所述第一晶体管远离所述基底的一侧形成第一隔离介质，所述第一隔离介质覆盖所述第一晶体管；对所述第一隔离介质图形化、形成开口部，所述开口部的位置与所述第一鳍部的位置相对应，且将第一鳍部显露于所述开口部；在所述第一隔离介质远离所述第一晶体管的一侧形成第二晶体管，所述第二晶体管至少包括第二鳍部，所述第二鳍部设置于所述开口部内，且由所述开口部向远离所述第一鳍部的方向延伸。可选地，在所述形成第一晶体管的步骤中还包括：对一衬底图形化、形成所述基底以及所述第一鳍部；在所述基底和所述第一鳍部上形成第一栅介质，所述第一栅介质至少包括：第一介质层，形成于所述基底上；第二介质层，由所述第一介质层向远离所述第一介质层的方向延伸，且位于所述第一鳍部的外侧；在所述第一介质层上形成所述第一栅电极，所述第一栅电极覆盖所述第一鳍部以及第二介质层；在所述基底的一侧形成第二隔离介质，所述第二隔离介质覆盖所述第一介质层和所述第一栅电极；对所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质平坦化，使所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质在所述第一鳍部的延伸方向上齐平。可选地，所述对一衬底图形化、形成所述基底以及所述第一鳍部包括：在所述衬底上形成阻挡层，所述阻挡层与所述第一鳍部的位置相对应；在所述阻挡层的阻挡下图形化、形成所述第一鳍部。可选地，通过所述形成第一栅电极的步骤，所述第一栅电极覆盖所述阻挡层。可选地，通过所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质平坦化的步骤，所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质的远离所述基底的一侧表面位于所述阻挡层下方。可选地，通过所述形成第一隔离介质的步骤，所述第一隔离介质覆盖所述第一鳍部、第二介质层、第一栅电极、第二隔离介质以及阻挡层。可选地，在所述形成第二晶体管的步骤中还包括：在所述开口部内形成第二鳍部，所述第二鳍部由所述开口部向远离所述第一鳍部的方向延伸；在所述第一隔离介质上形成第二栅介质，所述第二栅介质覆盖所述第二鳍部；在所述第一隔离介质上形成第二栅电极，所述第二栅电极覆盖所述第二栅介质。可选地，在所述形成第二晶体管的步骤完成后，还包括：将第一栅电极和第二栅电极分别引出。可选地，所述第一晶体管为NMOS晶体管、第二晶体管为PMOS晶体管，所述基底和所述第一鳍部由硅材料形成，所述第二鳍部由锗材料形成。可选地，所述第一隔离介质的材料与所述第二隔离介质的材料相同。根据本专利技术的另一个方面，还提供一种半导体器件结构，所述半导体器件结构包括：基底；第一晶体管，设置于所述基底的一侧，所述第一晶体管至少包括第一鳍部，所述第一鳍部设置于所述基底的一侧表面，且向远离所述基底的方向延伸；第一隔离介质，设置于所述第一晶体管远离所述基底的一侧覆盖所述第一晶体管，其中，所述第一隔离介质包括一开口部，所述开口部的位置与所述第一鳍部的位置相对应，所述第一鳍部显露于所述开口部；第二晶体管，设置于所述第一隔离介质远离所述第一晶体管的一侧，所述第二晶体管至少包括第二鳍部，所述第二鳍部设置于所述开口部内，且由所述开口部向远离所述第一鳍部的方向延伸。可选地，所述第一晶体管还包括：第一栅介质，所述第一栅介质至少包括：第一介质层，形成于所述基底上；第二介质层，由所述第一介质层向远离所述第一介质层的方向延伸，且位于所述第一鳍部的外侧；第一栅电极，设置于所述第一介质层上且所述第一栅电极覆盖所述第一鳍部以及第二介质层；其中，所述第一鳍部、第二介质层以及第一栅电极在所述第一鳍部的延伸方向上齐平；所述第二晶体管还包括：第二栅介质，设置于所述第一隔离介质上，所述第二栅介质覆盖所述第二鳍部；第二栅电极，设置于所述第一隔离介质上，所述第二栅电极覆盖所述第二栅介质。相比于现有技术，本专利技术实施例提供的半导体器件结构的制造方法以及使用该制造方法形成的半导体器件结构，以层叠的方式可以在CMOS工艺中同时实现NMOS管和PMOS管。此外，该半导体器件结构中，利用第一鳍部和第二鳍部之间的结构(开口部内的第二鳍部)实现了第一晶体管和第二晶体管之间的隔离。并且还可以将锗材料材料引入PMOS沟道结构中，以提升PMOS管的性能。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1为本专利技术的一个实施例的半导体器件结构的制造方法的流程图；图2为本专利技术的一个实施例的半导体器件结构的制造方法中形成第一晶体管的各个步骤的流程图；图3为本专利技术的一个实施例的半导体器件结构的制造方法中对衬底图形化后的截面结构示意图；图4为本专利技术的一个实施例的半导体器件结构的制造方法中形成第一栅介质后的截面结构示意图；图5为本专利技术的一个实施例的半导体器件结构的制造方法中形成第一栅电极后的截面结构示意图；图6为本专利技术的一个实施例的半导体器件结构的制造方法中形成第二隔离介质后的截面结构示意图；图7为本专利技术的一个实施例的半导体器件结构的制造方法中对第一鳍部、第二介质层、第一栅电极以及第二隔离介质平坦化后的截面结构示意图；图8为本专利技术的一个实施例的半导体器件结构的制造方法中形成第一隔离介质后的截面结构示意图；图9为本专利技术的一个实施例的半导体器件结构的制造方法中对第一隔离介质图形化后的截面结构示意图；图10为本专利技术的一个实施例的半导体器件结构的制造方法中形成第二晶体管的各个步骤的流程图；图11为本专利技术的一个实施例的半导体器件结构的制造方法中在开口部内形成第二鳍部并形成第二栅介质后的截面结构示意图；以及图12为本专利技术的一个实施例的半导体器件结构的制造方法中形成第二栅电极质后的截面结构示意图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本专利技术将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本专利技术的实施方式的充分理解。然而，本领域技术人员应意识到，没有特定细节中的一个或更多，或者采用其它的方法、组元、材料等，也可以实践本专利技术的技术方案。在某些情况下，不详细示出或描述本文档来自技高网...

【技术保护点】
1.一种半导体器件结构的制造方法，其特征在于，至少包括如下步骤：在一基底的一侧形成第一晶体管，所述第一晶体管至少包括第一鳍部，所述第一鳍部形成于所述基底的一侧表面，且向远离所述基底的方向延伸；在所述第一晶体管远离所述基底的一侧形成第一隔离介质，所述第一隔离介质覆盖所述第一晶体管；对所述第一隔离介质图形化、形成开口部，所述开口部的位置与所述第一鳍部的位置相对应，且将第一鳍部显露于所述开口部；在所述第一隔离介质远离所述第一晶体管的一侧形成第二晶体管，所述第二晶体管至少包括第二鳍部，所述第二鳍部设置于所述开口部内，且由所述开口部向远离所述第一鳍部的方向延伸。

【技术特征摘要】
1.一种半导体器件结构的制造方法，其特征在于，至少包括如下步骤：在一基底的一侧形成第一晶体管，所述第一晶体管至少包括第一鳍部，所述第一鳍部形成于所述基底的一侧表面，且向远离所述基底的方向延伸；在所述第一晶体管远离所述基底的一侧形成第一隔离介质，所述第一隔离介质覆盖所述第一晶体管；对所述第一隔离介质图形化、形成开口部，所述开口部的位置与所述第一鳍部的位置相对应，且将第一鳍部显露于所述开口部；在所述第一隔离介质远离所述第一晶体管的一侧形成第二晶体管，所述第二晶体管至少包括第二鳍部，所述第二鳍部设置于所述开口部内，且由所述开口部向远离所述第一鳍部的方向延伸。2.如权利要求1所述的半导体器件结构的制造方法，其特征在于，所述形成第一晶体管包括：对一衬底图形化、形成所述基底以及所述第一鳍部；在所述基底和所述第一鳍部上形成第一栅介质，所述第一栅介质至少包括：第一介质层，形成于所述基底上；第二介质层，由所述第一介质层向远离所述第一介质层的方向延伸，且位于所述第一鳍部的外侧；在所述第一介质层上形成所述第一栅电极，所述第一栅电极覆盖所述第一鳍部以及第二介质层；在所述基底的一侧形成第二隔离介质，所述第二隔离介质覆盖所述第一介质层和所述第一栅电极；对所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质平坦化，使所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质在所述第一鳍部的延伸方向上齐平。3.如权利要求2所述的半导体器件结构的制造方法，其特征在于，所述对一衬底图形化、形成所述基底以及所述第一鳍部包括：在所述衬底上形成阻挡层，所述阻挡层与所述第一鳍部的位置相对应；在所述阻挡层的阻挡下图形化、形成所述第一鳍部。4.如权利要求3所述的半导体器件结构的制造方法，其特征在于，通过所述形成第一栅电极的步骤，所述第一栅电极覆盖所述阻挡层。5.如权利要求4所述的半导体器件结构的制造方法，其特征在于，通过所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质平坦化的步骤，所述第一鳍部、第二介质层、第一栅电极以及第二隔离介质的远离所述基底的一侧表面位于所述阻挡层下方。6.如权利要求5所述的半导体器件结构的制造方法，其特征在于，通过所述...

【专利技术属性】
技术研发人员：康晓旭，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海,31