伪静态随机存取存储器及其刷新的方法技术

本发明专利技术提供一种伪静态随机存取存储器及其刷新的方法，适用于伪静态随机存取存储器。刷新的方法包括提供基础时脉信号；在第一时间点致能芯片致能信号以执行第一写入动作，并在芯片致能信号的被致能时间区间接收写入数据；在第一时间点后的延迟时间点致能子字线驱动信号，并在子字线驱动信号的被致能时间区间将写入数据写入至至少一选中感测放大器；接收刷新请求信号，并依据芯片致能信号的被致能时间区间的结束时间点以判断刷新请求信号是否被致能，以决定启动刷新动作的时机。

【技术实现步骤摘要】
伪静态随机存取存储器及其刷新的方法
本专利技术涉及一种刷新的方法，尤其涉及一种伪静态随机存取存储器的刷新的方法。
技术介绍
以下请参照图1，图1是现有的伪静态随机存取存储器的刷新的方法的波形示意图。在现有技术中，会利用信号产生器所提供的时脉信号以作为伪静态随机存取存储器中的基础时脉信号CLK。当芯片致能信号CE#同步于基础时脉信号CLK的切换状态而被致能时，可启动伪静态随机存取存储器，并使其开始执行相关动作。通过地址数据信号ADi，在芯片致能信号CE#被致能的时间区间中，地址数据W、A1-A3以及写入数据D1-D4可依序被接收。接着，子字线驱动信号RASB可被致能(拉低至低逻辑电平)，并用以启动伪静态随机存取存储器中所对应的子字线。其中，在子字线驱动信号RASB被致能的写入周期WC11中，将写入数据D1-D4写入至对应地址数据W、A1-A3的感测放大器中。值得注意的是，在图1中，接续于写入周期WC11之后，基于刷新请求信号REFRQ被致能的状态下，伪静态随机存取存储器进入刷新周期RC1中。然而，由于此时新的写入周期WC21即将开始，导致刷新周期RC1的时间长度过短(仅有两个基础时脉信号CLK的周期)而无法有效地执行刷新动作。更重要的，在进入写入周期WC21的同时，刷新请求信号REFRQ被重置为禁能(逻辑低电平)的状态。如此一来，刷新动作无法有效的被进行，导致内部数据可能发生遗失的状态，降低伪静态随机存取存储器的数据可靠度。
技术实现思路
本专利技术提供一种伪静态随机存取存储器及其刷新的方法，可有效地执行刷新(Refresh)动作。本专利技术的刷新的方法适用于伪静态随机存取存储器。刷新的方法包括：提供基础时脉信号；在第一时间点致能芯片致能信号以执行第一写入动作，并在芯片致能信号的被致能时间区间接收写入数据；在第一时间点后的延迟时间点致能子字线驱动信号，并在子字线驱动信号的被致能时间区间将写入数据写入至至少一选中感测放大器；以及，接收刷新请求信号，并依据芯片致能信号的被致能时间区间的结束时间点以判断刷新请求信号是否被致能，以决定启动刷新动作的时机。本专利技术的伪静态随机存取存储器包括刷新信号产生器、控制器、动态存储器阵列以及输入输出电路。刷新信号产生器产生刷新请求信号。控制器耦接刷新信号产生器。动态存储器阵列耦接控制器。输入输出电路耦接动态存储器阵列以及控制器。其中，控制器用以：接收基础时脉信号；接收在第一时间点致能的芯片致能信号以执行第一写入动作，并在芯片致能信号被致能的时间区间接收写入数据；在第一时间点后的延迟时间点致能子字线驱动信号，并在子字线驱动信号的被致能时间区间将写入数据写入至至少一选中感测放大器；以及，接收刷新请求信号，并依据芯片致能信号的被致能时间区间的结束时间点以判断刷新请求信号是否被致能，以决定启动刷新动作的时机。基于上述，本专利技术通过调降致能芯片致能信号的第一时间点与致能子字线驱动信号的延迟时间点的时间差距，以回应相对早被致能的刷新请求信号以启动刷新动作。另外，在本专利技术实施例中，回应于相对晚被致能的刷新请求信号，本专利技术实施例提供在下一次写入动作完成后执行刷新动作。如此一来，本专利技术的伪静态随机存取存储器的刷新动作可有效被执行，维持其存储数据的稳定性。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是现有的伪静态随机存取存储器的刷新的方法的波形示意图。图2是依照本专利技术一实施例说明一种伪静态随机存取存储器的电路示意图。图3是依照本专利技术一实施例说明一种子字线的驱动电路的示意图。图4A是依照本专利技术一实施例说明一种伪静态随机存取存储器的刷新的方法的波形示意图。图4B是依照本专利技术另一实施例说明一种伪静态随机存取存储器的刷新的方法的波形示意图。图5是依照本专利技术一实施例说明一种伪静态随机存取存储器的刷新的方法的流程图。附图标记说明200：伪静态随机存取存储器210：刷新信号产生器220：控制器230：动态存储器阵列240：输入输出电路250：控制逻辑电路260：地址产生器270-27N：状态寄存器280：计时器290：刷新控制及地址产生器300：子字线的驱动电路ADi：地址数据信号CE#：芯片致能信号CLK：基础时脉信号CSL：控制信号D1-D4：写入数据GND：参考接地端M1-M3：晶体管MWL_N：字线控制信号TA1：第一时间点TA2：延迟时间点TA3、TA4：结束时间点RASB：子字线驱动信号RC1-RC4：刷新周期S510-S540：步骤REFEND：刷新请求结束信号REFRQ：刷新请求信号RESET、WRST_N：重置信号W、A1-A3：地址数据WC11-WC13、WC21-WC24：写入周期WL：子字线信号WLD_T：字线驱动信号具体实施方式以下请参照图2，图2是依照本专利技术一实施例说明一种伪静态随机存取存储器的电路示意图。伪静态随机存取存储器200包括刷新信号产生器210、控制器220、动态存储器阵列230以及输入输出电路240。在本实施例中，刷新信号产生器210用以产生刷新请求信号REFRQ且耦接至控制器220，动态存储器阵列230用以存储写入数据且耦接至控制器220，输入输出电路240耦接于动态存储器阵列230与控制器220之间，用以传输地址数据信号ADi。其中，控制器220还包括控制逻辑电路250、地址产生器260以及多个状态寄存器270-27N。在本实施例中，控制逻辑电路250用以接收芯片致能信号CE#以及信号产生器(未示出)所提供的基础时脉信号CLK。地址产生器260耦接于动态存储器阵列230与控制逻辑电路250之间，用以产生多个地址信号。状态寄存器270-27N耦接于控制逻辑电路250与地址产生器260之间，用以存储伪静态随机存取存储器200的状态信息。除此之外，刷新信号产生器210还包括计时器280以及刷新控制及地址产生器290。在本实施例中，计时器280用以定时的产生刷新请求信号REFRQ。计时器280并耦接至刷新控制及地址产生器290，其中，刷新控制及地址产生器290依据刷新请求结束信号REFEND以产生重置信号RESET，并将重置信号RESET传递至计时器280以使计时器280重置其计时动作，并藉以禁能刷新请求信号REFRQ。其中，刷新请求结束信号REFEND由控制器220所产生。关于本实施例中，计时器280可以是现有具有计数功能的计数电路(但不限于此)。控制逻辑电路250可以是利用多个逻辑门所组成的逻辑电路(但不限于此)。动态存储器阵列230可以是现有的动态随机存取存储器(DRAM)，但不限于此。输入输出电路240、地址产生器260、状态寄存器270-27N以及刷新控制及地址产生器290皆可以是在集成电路领域中，本领域技术人员所熟知的应用存储器电路的架构来执行。以下请同时参照图2以及图4A，图4A是依照本专利技术一实施例说明一种伪静态随机存取存储器的刷新的方法的波形示意图。关于伪静态随机存取存储器200的工作细节，伪静态随机存取存储器200通过控制逻辑电路250以接收基础时脉信号CLK与芯片致能信号CE#。控制逻辑电路250可依据基础时脉信号CLK以进行操作。在本实施例中，芯片致能信号CE#为低电平活动(lowactive)的信号，也本文档来自技高网...

【技术保护点】
1.一种刷新的方法，其特征在于，适用于伪静态随机存取存储器，包括：提供基础时脉信号；在第一时间点致能芯片致能信号以执行第一写入动作，并在所述芯片致能信号的被致能时间区间接收写入数据；在所述第一时间点后的延迟时间点致能子字线驱动信号，并在所述子字线驱动信号的被致能时间区间将所述写入数据写入至至少一选中感测放大器；以及接收刷新请求信号，并依据所述芯片致能信号的所述被致能时间区间的结束时间点以判断所述刷新请求信号是否被致能，以决定启动刷新动作的时机。

【技术特征摘要】
2017.11.09 JP 2017-2161851.一种刷新的方法，其特征在于，适用于伪静态随机存取存储器，包括：提供基础时脉信号；在第一时间点致能芯片致能信号以执行第一写入动作，并在所述芯片致能信号的被致能时间区间接收写入数据；在所述第一时间点后的延迟时间点致能子字线驱动信号，并在所述子字线驱动信号的被致能时间区间将所述写入数据写入至至少一选中感测放大器；以及接收刷新请求信号，并依据所述芯片致能信号的所述被致能时间区间的结束时间点以判断所述刷新请求信号是否被致能，以决定启动刷新动作的时机。2.根据权利要求1所述的刷新的方法，其中依据所述芯片致能信号的所述被致能时间区间的所述结束时间点以判断所述刷新请求信号是否被致能，以决定启动所述刷新动作的时机的步骤包括：在所述被致能时间区间的所述结束时间点时，若所述刷新请求信号被致能，启动所述刷新动作。3.根据权利要求2所述的刷新的方法，其中启动所述刷新动作的步骤包括：在所述芯片致能信号的所述被致能时间区间的所述结束时间点后，致能所述子字线驱动信号，并执行所述刷新动作；以及在所述刷新动作结束后，使所述刷新请求信号被禁能。4.根据权利要求1所述的刷新的方法，其中依据所述芯片致能信号的所述被致能时间区间的所述结束时间点以判断所述刷新请求信号是否被致能，以决定启动所述刷新动作的时机的步骤包括：在所述芯片致能信号的所述被致能时间区间的所述结束时间点时，若所述刷新请求信号被禁能，停止启动所述刷新动作并执行第二数据写入动作；以及若在所述被致能时间区间的所述结束时间点后，所述刷新请求信号被致能，则在所述第二数据写入动作结束后，启动所述刷新动作。5.根据权利要求4所述的刷新的方法，其中执行所述刷新动作的步骤之后还包括：在所述刷新动作结束后，使所述刷新请求信号被禁能。6.根据权利要求1所述的刷新的方法，还包括：在所述芯片致能信号被致能的时间区间接收地址数据，其中所述地址数据用以指示所述至少一选中感测放大器。7.根据权利要求1所述的刷新的方法，其中所述延迟时间点与所述第一时间点的时间差等于所述基础时脉信号的两个时脉周期。8.一种伪静态随机存取存储器，其特征在于，包括：刷新信号产生器，产生刷新请求信号；控制器，耦接所述刷新信号产生器；动态存储器阵列，耦接所述控制器；以及输入输出电路，耦接所述动态存储器阵列以及所述控制器，其中，所述控制器...

【专利技术属性】
技术研发人员：中冈裕司，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71