刷新控制方法以及相应存储器控制器技术

本发明专利技术提供了一种存储系统的刷新控制方法及存储器控制器。其中该存储系统包含具有寄存器组与存储器单元阵列的动态随机访问存储器，该刷新控制方法包含下列步骤：更新该寄存器组来划分该存储器单元阵列为第一区域与第二区域，其中该第一区域设置为遮掩区域，且该第二区域设置为不遮掩区域；以及发送刷新命令给该动态随机访问存储器，其中根据该刷新命令，在该存储器单元阵列的该第二区域上执行一刷新动作。本发明专利技术的存储系统的刷新控制方法及存储器控制器能够刷新存储器单元阵列的一部分以节省资源。

Refresh control method and corresponding memory controller

The invention provides a refresh control method of a storage system and a memory controller. The storage system includes a dynamic random access memory with a register group and a memory unit array. The refresh control method includes the following steps: updating the register group to divide the memory unit array into a first area and a second area, where the first area is a covered area and the second area is a non-covered area; and sending a refresh command to the memory unit array. The dynamic random access memory performs a refresh action on the second area of the memory unit array according to the refresh command. The refresh control method of the storage system and the memory controller of the invention can refresh a part of the memory unit array to save resources.

【技术实现步骤摘要】
刷新控制方法以及相应存储器控制器
本专利技术大体涉及存储器与控制器，且更具体而言，涉及存储系统以及相关刷新控制方法。
技术介绍
除非此处另有说明外，本部分所描述的方法相对于下面列出的申请专利范围而言不是先前技术，并且本部分的引入并非承认其是先前技术。图1原理性显示传统存储系统的架构图。如图1所示，存储系统100包含存储器控制器120与动态随机访问存储器(DRAM)110。通常地，存储器控制器120与一主机(图未显示)相连。而且，存储器控制器120可从主机写入数据到DRAM110,或者存储器控制器120可从DRAM110读取数据并传输数据给主机。例如，双倍速率DRAM(也被缩写为DDRDRAM)是普通DRAM的一种。而且，第三代DDRDRAM缩写为DDR3DRAM，而第四代DDRDRAM被缩写为DDR4DRAM。DRAM110包含具有多个存储器单元的存储器单元阵列。每个存储器单元可包含一存储器电容。DRAM110更包含一刷新电路。刷新电容用于刷新存储器单元阵列的存储器单元来防止存储器电容的数据丢失。为了防止存储器电容的数据丢失，刷新电路根据一刷新信息刷新存储器阵列的所有存储器单元。例如，刷新信息可包含指示刷新间隔的刷新速率参数，刷新间隔等于刷新速率参数乘以刷新窗口tREFW。当确定了刷新间隔，刷新速率也确定了。因为DRAM110的数据丢失率与环境温度相关，DRAM110能根据环境温度自动改变刷新信息。而且，更新的刷新信息储存在DRAM110的一寄存器内。当存储器控制器120被禁用或处于睡眠状态，DRAM110的刷新电路根据DRAM110内的刷新信息自动执行自刷新动作(self-refreshaction)来防止存储器单元阵列的数据丢失。当存储器控制器120处于正常工作状态，存储器控制器120必须要首先从DRAM110的寄存器读取刷新信息。然后，存储器控制器120根据读取的刷新信息周期性发送一刷新命令给DRAM110。根据该刷新命令，DRAM110的刷新电路执行刷新动作来防止存储器单元阵列的数据丢失。例如，DRAM110的存储器单元阵列包含多个条(bank)，且所有条刷新周期时间(allbankrefreshcycletime)tREFCab已经在DRAM规格中有定义。当存储器控制器120处于正常工作状态，存储器控制器120必须要遵守所有条刷新周期时间tREFCab来周期性发送所有条刷新命令(all-bankrefreshcommands)或周期性发送每条刷新命令(per-bankrefreshcommands)。所有条刷新周期时间tREFCab是两个连续所有条刷新命令之间的时间间隔。而且，所有条刷新周期时间tREFCab除以条的总数是每条刷新周期时间，每条刷新周期时间指示两个连续每条刷新命令之间的时间间隔。如上所述，刷新电路在存储器控制器120处于睡眠状态或正常工作状态时刷新存储器单元阵列的所有存储器单元。但是，传统技术仍有一些不足。例如，DRAM110的一部分存储单元阵列储存无效数据或并没有储存数据。因为刷新命令在整个存储器单元阵列上执行，存储器控制器120的资源被浪费。类似地，在整个存储器单元阵列上执行自刷新动作的方式也浪费了DRAM110的资源。
技术实现思路
为了解决上面的技术问题，本专利技术提供了一种存储系统的刷新控制方法及存储器控制器。本专利技术的一个实施例公开了一种存储系统的刷新控制方法，其特征在于，该存储系统包含具有寄存器组与存储器单元阵列的动态随机访问存储器，该刷新控制方法包含下列步骤：更新该寄存器组来划分该存储器单元阵列为第一区域与第二区域，其中该第一区域设置为遮掩区域，且该第二区域设置为不遮掩区域；以及发送刷新命令给该动态随机访问存储器，其中根据该刷新命令，在该存储器单元阵列的该第二区域上执行一刷新动作。本专利技术另一实施例公开了一种存储器控制器，其特征在于，耦接于动态随机访问存储器，该动态随机访问存储器包含存储器单元阵列，寄存器组与刷新电路，该存储器控制器，用于设置该寄存器组，其中该存储器控制器设置该存储器单元阵列的第一区域为遮掩区域且设置该存储器单元阵列的第二区域为不遮掩区域，其中在该存储器控制器发送刷新命令给该动态随机访问存储器后，该刷新电路根据该刷新命令在该存储器单元阵列的该第二区域上执行刷新动作。本专利技术的存储系统的刷新控制方法及存储器控制器能够刷新存储器单元阵列的一部分以节省资源。下面实施例将结合附图给出具体的说明。附图说明通过阅读下面详细的说明书以及结合下面附图的示例，本专利技术可以被更充分理解，其中：图1原理性显示传统存储系统的架构图；图2原理性显示根据本专利技术第一实施例的存储系统的架构；图3A原理性地显示在条遮掩模式下存储器单元阵列与DRAM的遮掩状态寄存器的关系；图3B原理性显示段遮掩模式下存储器单元阵列与DRAM的遮掩状态寄存器之间的关系；图3C原理性地显示在混合模式下存储器单元阵列与DRAM的遮掩状态寄存器的关系；图4原理性地显示本专利技术第二实施例的存储系统的架构；图5原理性显示根据本专利技术第三实施例的存储系统的架构；图6显示根据本专利技术第三实施例的遮掩命令与刷新速率之间的关系的原理时序图。具体实施方式以下描述为本专利技术的较佳实施例。以下实施例仅用来举例阐释本专利技术的技术特征，并非用以限定本专利技术。本专利技术的保护范围当视权利要求书所界定为准。图2原理性显示根据本专利技术第一实施例的存储系统的架构。存储系统是应用于DRAM的自刷新操作。如图2所示，存储系统包含存储器控制器220以及动态随机访问存储器(DRAM)210。存储器控制器220与主机相连(图未显示)。存储器控制器220可从主机写入数据到DRAM210,或者存储器控制器220可从DRAM210读取数据并传输数据给主机。此实施例中，DRAM210包含存储器单元阵列260，寄存器组250以及刷新电路240。寄存器组250包含遮掩状态寄存器(maskingstatusregister)253，刷新速率寄存器252以及模式寄存器254。另一实施例中，刷新速率寄存器252与遮掩状态寄存器253可被包含在模式寄存器254中。因为DRAM210的数据丢失率与环境温度相关，DRAM210能根据环境温度自动改变刷新信息。而且，更新的刷新信息储存在DRAM210中的刷新速率寄存器252中。例如，随着环境温度的升高，包含在刷新信息中的刷新速率参数会变小，且刷新间隔会变短，这意味着更快的刷新速率。反之，随着环境温度的降低，包含在刷新信息中的刷新速率参数会变大，且刷新间隔会变长，这意味着更慢的刷新速率。而且，储存在刷新速率寄存器252中的刷新信息能被DRAM210所更新。存储器控制器220不能修改刷新速率寄存器252的内容，且存储器控制器220仅能从刷新速率寄存器252中读取刷新信息。此实施例中，存储器单元阵列260被划分成多个区域。遮掩状态寄存器253映射到存储器单元阵列260的所有区域。而且，存储器控制器220选择性发送一遮掩命令或不遮掩命令给遮掩状态寄存器253。根据遮掩命令或不遮掩命令，更新状态寄存器253。结果，存储器单元阵列260的区域被选择性设置为遮掩区域或不遮掩区域。而且，不遮掩区域储存有效数据，且遮掩区域储存无效数据。当存储器控制器220被禁本文档来自技高网...

【技术保护点】
1.一种存储系统的刷新控制方法，其特征在于，该存储系统包含具有寄存器组与存储器单元阵列的动态随机访问存储器，该刷新控制方法包含下列步骤：更新该寄存器组来划分该存储器单元阵列为第一区域与第二区域，其中该第一区域设置为遮掩区域，且该第二区域设置为不遮掩区域；以及发送刷新命令给该动态随机访问存储器，其中根据该刷新命令，在该存储器单元阵列的该第二区域上执行一刷新动作。

【技术特征摘要】
2017.09.07 US 62/555,097;2018.06.01 US 15/995,1871.一种存储系统的刷新控制方法，其特征在于，该存储系统包含具有寄存器组与存储器单元阵列的动态随机访问存储器，该刷新控制方法包含下列步骤：更新该寄存器组来划分该存储器单元阵列为第一区域与第二区域，其中该第一区域设置为遮掩区域，且该第二区域设置为不遮掩区域；以及发送刷新命令给该动态随机访问存储器，其中根据该刷新命令，在该存储器单元阵列的该第二区域上执行一刷新动作。2.如权利要求1所述的存储系统的刷新控制方法，其特征在于，该存储器单元阵列包含多个存储器条，该第一区域是该多个存储器条中的多个遮掩存储器条，且该第二区域是该多个存储器条中的多个不遮掩存储器条。3.如权利要求2所述的存储系统的刷新控制方法，其特征在于，该刷新命令是每条刷新命令，且该刷新动作根据该每条刷新命令在该第二区域的该多个条上执行，且该刷新动作不在该第一区域的该多个条上执行。4.如权利要求2所述的存储系统的刷新控制方法，其特征在于，该刷新命令是所有条刷新命令或多条刷新命令或条组刷新命令，且该刷新动作在该第二区域的该多个条上执行但不在该第一区域的该多个条上执行。5.如权利要求1所述的存储系统的刷新控制方法，其特征在于，该存储器单元阵列包含多个存储器条，该多个存储器条的每个包含多个存储器段，其中该第一区域是该多个存储器条的多个遮掩存储器段，且该第二区域是该多个存储器条的多个不遮掩存储器段。6.如权利要求5所述的存储系统的刷新控制方法，其特征在于，该刷新命令是每条刷新命令，且该刷新动作在该第二区域上执行但不在该第一区域上执行，且该刷新命令根据该每条刷新命令在该条上执行。7.如权利要求5所述的存储系统的刷新控制方法，其特征在于，该刷新命令是一所有条刷新命令或多条刷新命令或条组刷新命令，且该刷新动作在该第二区域的该多个条上执行而不在该第一区域的该多个条上执行。8.如权利要求1所述的存储系统的刷新控制方法，其特征在于，该存储器单元阵列包含多个存储器条，且该多个存储器条的每个包含多个存储器段，其中该第一区域包含多个遮掩存储器段，且该第二区域包含多个不遮掩存储器段。9.如权利要求8所述的存储系统的刷新控制方法，其特征在于，该刷新命令是每条刷新命令，该刷新动作根据该每条刷新命令在该第二区域的该多个条上执行，而不在该第一区域的该多个条上执行。10.如权利要求8所述的存储系统的刷新控制方法，其特征在于，该刷新命令是所有条刷新命令或多条刷新命令或条组刷新命令，且该刷新动作在该第二区域的该多个条上执行而不在该第一区域的该多个条上执行。11.如权利要求1所述的存储系统的刷新控制方法，其特征在于，更包含：从该动态随机访问存储器读取刷新信息，并根据该刷新信息周期性发送该刷新命令给该动态随机访问存储器。12.如权利要求1所述的存储系统的刷新控制方法，其特征在于，更包含：根据该寄存器组的该内容计算刷新速率，并根据该刷新速率周期性发送该刷新命令给该动态随机访问存储器。13.如权利要求12所述的存储系统的刷新控制方法，其特征在于，更包含：在确认该刷新动作符合一刷新窗口的规范后，根据该刷新速率周期性发送该刷新命令给该动态随机访问存储器。14.如权利要求1所述的存储系统的刷新控制方法，其特征在于，该刷新命令是一所有条刷新命令且该存储系统的存储器控...

【专利技术属性】
技术研发人员：张家辅，黄祥毅，谢博伟，程思颖，蔡玉娴，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71