用于在自刷新状态下操作的设备及方法技术

本发明专利技术包含用于由存储器装置在自刷新状态下执行操作的设备及方法。实例包含存储器单元阵列及耦合到所述存储器单元阵列的控制器。所述控制器经配置以引导当所述阵列处于自刷新状态时对存储在所述阵列中的数据执行计算操作。

【技术实现步骤摘要】
【国外来华专利技术】用于在自刷新状态下操作的设备及方法
本专利技术大体上涉及半导体存储器及方法，且更特定来说，涉及用于由存储器装置在自刷新状态下执行操作的设备及方法。
技术介绍
存储器装置通常提供为各种计算系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可能需要电力来维持其数据(例如，主机数据、错误数据等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在未被供电时保留所存储数据来提供持久数据，且可包含NAND快闪存储器、反或(NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STTRAM)等。计算系统通常包含数个处理资源(例如，一或多个处理器)，所述处理资源可检索及执行指令且将所执行指令的结果存储到合适位置。处理器可包括例如可用来通过对数据(例如，一或多个操作数)执行操作来执行指令的数个功能单元，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及组合逻辑块。如本文中所使用，操作可为例如布尔运算(例如AND、OR、NOT、NAND、NOR及XOR)及/或其它操作(例如，反相、移位、算术、统计以及许多其它可能操作)。例如，功能单元电路可用来经由数个操作对操作数执行算术运算，例如加法、减法、乘法及除法。在将指令提供到功能单元电路以供执行时可涉及到计算系统中的数个组件。例如，可由处理资源(例如控制器及/或主机处理器)执行指令。数据(例如，将对其执行指令的操作数)可存储在功能单元电路可存取的存储器阵列中。在功能单元电路开始对数据执行指令之前，可从存储器阵列检索指令及/或数据且对指令及/或数据进行定序及/或缓冲。此外，由于可通过功能单元电路在一或多个时钟循环中执行不同类型的操作，所以还可对指令及/或数据的中间结果进行定序及/或缓冲。在一或多个时钟循环中完成操作的序列可称为操作循环。完成操作循环所消耗的时间就计算设备及/或系统的处理及计算性能及功耗而言构成成本。在许多情况下，处理资源(例如，处理器及相关联功能单元电路)可在存储器阵列外部，且经由处理资源与存储器阵列之间的总线存取数据以执行指令集。可在存储器内处理装置中改进处理性能，其中处理器可在存储器内部及靠近存储器(例如，直接与存储器阵列在同一芯片上)实施。存储器内处理装置可通过减少及消除外部通信来节省时间且还可节省电力。附图说明图1A是根据本专利技术的数个实施例的呈包含存储器装置的计算系统的形式的设备的框图。图1B是根据本专利技术的数个实施例的存储器装置的库区段的框图。图1C是根据本专利技术的数个实施例的存储器装置的库的框图。图1D是根据本专利技术的数个实施例的呈包含存储器装置的计算系统的形式的设备的另一框图。图1E是根据本专利技术的数个实施例的控制器的更详细框图。图2是根据本专利技术的数个实施例的模式寄存器的框图。图3是根据本专利技术的数个实施例的用于存储器装置的库的模式寄存器中的一组模式指令的框图。图4是说明根据本专利技术的数个实施例的到存储器装置的感测电路的示意图。图5是说明根据本专利技术的数个实施例的到存储器装置的感测电路的另一示意图。图6是说明根据本专利技术的数个实施例的由感测电路实施的可选逻辑运算结果的逻辑表。图7说明根据本专利技术的数个实施例的与使用感测电路执行逻辑运算相比，与由存储器装置在自刷新状态下执行刷新操作相关联的时序图。具体实施方式本专利技术包含用于由存储器装置在自刷新状态下执行操作的设备及方法。实例包含存储器单元阵列及耦合到存储器单元阵列的控制器。控制器经配置以当存储器单元阵列处于自刷新状态时引导对存储在所述阵列中的数据执行计算操作，例如读取、写入、复制及/或擦除操作。在本专利技术的下文详细描述中，参考形成本专利技术的部分且其中通过说明展示可如何实践本专利技术的一或多个实施例的附图。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本专利技术的实施例，且应理解，可利用其它实施例且可在不背离本专利技术的范围的情况下作出过程、电气及结构变化。如本文中所使用，特定地关于附图中的参考数字的指定符(例如“X”、“Y”、“N”、“M”)指示可包含如此指定的数个特定特征。还应理解，本文中所使用的术语仅出于描述特定实施例的目的，且并非旨在是限制性的。如本文中所使用，单数形式“一”、“一个”及“所述”可包含单数对象及复数指示对象两者，除非上下文另有明确规定。另外，“数个”、“至少一个”及“一或多个”(例如，数个存储器阵列)可指一或多个存储器阵列，而“多个”旨在指一个以上此类事物。此外，贯穿本申请案，在许可意义(即，有可能、能够)下而非在强制性意义(即，必须)下使用术语“可”及“可能”。术语“包含”及其衍生词意指“包含但不限于”。视上下文而定，术语“耦合(coupled及coupling)”意指直接地或间接地物理连接或用于存取及移动(传输)命令及/或数据。视上下文而定，术语“数据”及“数据值”在本文中可互换使用且可具有相同含义。本文中的图遵循编号惯例，其中第一个数字或前几个数字对应于图号且剩余数字识别图中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。例如，150可指图1A中的元件“50”，且类似元件在图4中可指450。将明白，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本专利技术的数个额外实施例。另外，图中所提供的元件的比例及/或相对尺度旨在说明本专利技术的某些实施例且不应在限制意义下进行解释。图1A是根据本专利技术的数个实施例的呈包含存储器装置120的计算系统100的形式的设备的框图。如本文中所使用，存储器装置120、控制器140、计数寄存器136、模式寄存器138、存储器阵列130、感测电路150、逻辑电路170及/或高速缓冲存储器171也可单独被视为“设备”。系统100包含耦合(例如，连接)到存储器装置120的主机110，存储器装置120包含存储器阵列130。主机110可为主机系统，例如个人膝上型计算机、台式计算机、数码相机、智能电话或存储卡读卡器以及各种其它类型的主机。主机110可包含系统主板及/或底板，且可包含数个处理资源(例如，一或多个处理器、微处理器等)。结合图1D描述主机110与存储器装置120交互的一个实例的更详细图。系统100可包含单独集成电路，或主机110及存储器装置120两者可在同一集成电路上。系统100可为例如服务器系统及/或高性能计算(HPC)系统及/或其部分。尽管图1中所展示的实例说明具有冯·诺依曼架构的系统，但是本专利技术的实施例可在可不包含通常与冯·诺依曼架构相关联的一或多个组件(例如，CPU、ALU等)的非冯·诺依曼架构中实施。为清楚起见，已简化系统100以集中于与本专利技术特别相关的特征。例如，存储器阵列130可为DRAM阵列、SRAM阵列、STTRAM阵列、PCRAM阵列、TRAM阵列、RRAM阵列、NAND快闪存储器阵列及/或NOR快闪存储器阵列。阵列130可包括布置成由存取线(其在本文中可称为字线及/或选择线)耦合的行及由感测线(其在本文中可称为本文档来自技高网...

【技术保护点】
1.一种设备，其包括：存储器单元阵列；及控制器，其耦合到所述阵列，所述控制器经配置以引导：当所述阵列处于自刷新状态时，对存储在所述阵列中的数据执行计算操作。

【技术特征摘要】
【国外来华专利技术】2016.07.28 US 15/222,5141.一种设备，其包括：存储器单元阵列；及控制器，其耦合到所述阵列，所述控制器经配置以引导：当所述阵列处于自刷新状态时，对存储在所述阵列中的数据执行计算操作。2.根据权利要求1所述的设备，其中：所述设备进一步包括主机；且在所述自刷新状态下执行所述计算操作期间，所述控制器与所述主机之间的输入/输出电路是空闲的。3.根据权利要求1所述的设备，其中：所述设备进一步包括计数寄存器，所述计数寄存器控制对存储在所述存储器单元中的所述数据执行存储器刷新循环的频率；且在所述自刷新状态下执行所述计算操作期间，不从主机接收刷新信号。4.根据权利要求1到3中任一权利要求所述的设备，其中所述设备进一步包括耦合到所述控制器的计数寄存器。5.根据权利要求1到3中任一权利要求所述的设备，其中所述设备进一步包括耦合到所述阵列的计数寄存器。6.根据权利要求1到3中任一权利要求所述的设备，其中所述控制器经配置以引导在对应于对存储在所述存储器单元中的所述数据执行存储器刷新循环的频率的速率下执行所述计算操作。7.根据权利要求1到3中任一权利要求所述的设备，其中在由耦合到所述阵列的感测电路对所述数据执行自刷新操作期间，使用所述感测电路对所述数据执行计算操作。8.一种设备，其包括：存储器单元阵列；感测电路，其耦合到所述阵列，所述感测电路包括经配置以执行计算操作的感测放大器；控制器，其耦合到所述阵列及所述感测电路以控制所述计算操作的执行；及模式寄存器，其经配置以：接收从多个模式进行选择以用于当所述阵列处于自刷新状态时对存储在所述存储器单元中的数据执行所述计算操作的模式的指示；及设置存储在所述模式寄存器中的微码指令中的位以使用选定模式实现所述计算操作的所述执行。9.根据权利要求8所述的设备，其中所述感测电路进一步包括计算组件，所述计算组件经配置以对所述数据执行逻辑运算。10.根据权利要求8所述的设备，其中所述阵列是动态随机存取存储器DRAM阵列。11.根据权利要求8所述的设备，其中所述设备是一位向量处理设备。12.根据权利要求8到11中任一权利要求所述的设备，其中所述模式寄存器进一步经配置以将以下步骤包含在所述多个可选模式中：在对应于存储器刷新循环的默认频率的速率下对存储在所述存储器单元中的所述数据执行所述计算操作；及在所述自刷新状态下不执行所述计算操作。13.根据权利要求8到11中任一权利要求所述的设备，其中所述模式寄存器进一步经配置以将以下...

【专利技术属性】
技术研发人员：P·V·莱亚，G·E·胡申，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US