【技术实现步骤摘要】
一种开关半导体器件及其制备方法、固态移相器
本专利技术涉及到二极管的
，尤其涉及到一种开关半导体器件及其制备方法，以及包括该开关半导体器件的固态移相器。
技术介绍
业界主流的PIN二极管器件形态目前是分立器件，也即每个器件的封装内包含一只单管管芯。而采用分立器件实现线性度优化的目的，造成在器件成本、尺寸与元件匹配方面仍然有很多困难。同时采用PIN二极管串并接需要分立二极管元件具有准确匹配的参数，然而在实际中由于半导体工艺在批次间、晶圆间乃至晶圆尺寸内波动，其参数综合误差范围高达±20％，失配导致电路线性度改善的效果将会显著降低。为方便用户实现简单的串并联连接，有厂家将两只PIN二极管的管芯封装在一个芯片封装内，可以有多种连接形式，包括共阳、共阴、串接等。而共阳和共阴连接又可以实现并联或反向串联，集成后的器件与使用两只单独的分立PIN二极管的现有技术相比没有实质改进。
技术实现思路
本申请提供了一种开关半导体器件及其制备方法、固态移相器，用以提高开关半导体器件的性能。第一方面，提供了一种开关半导体器件，该开关半导体器件包括呈三明治结构堆叠的第二半导体层、第一本征层...
【技术保护点】
1.一种开关半导体器件，其特征在于，包括呈三明治结构堆叠的第二半导体层、第一本征层、第一半导体层、第二本征层和第三半导体层，所述第一本征层和所述第二本征层具有相同的厚度，且使用的材料具有相同的掺杂浓度系数；其中，所述第一本征层位于所述第二半导体层和所述第一半导体层之间，且所述第二半导体层、所述第一本征层和所述第一半导体层形成第一PIN二极管；所述第二本征层位于所述第三半导体层和所述第一半导体层之间，且所述第三半导体层、所述第二本征层和所述第一半导体层形成第二PIN二极管；所述第一PIN二极管和第二PIN二极管呈轴对称布局；所述第一半导体层为N+半导体层，且所述第二半导体层及...
【技术特征摘要】
1.一种开关半导体器件，其特征在于，包括呈三明治结构堆叠的第二半导体层、第一本征层、第一半导体层、第二本征层和第三半导体层，所述第一本征层和所述第二本征层具有相同的厚度，且使用的材料具有相同的掺杂浓度系数；其中，所述第一本征层位于所述第二半导体层和所述第一半导体层之间，且所述第二半导体层、所述第一本征层和所述第一半导体层形成第一PIN二极管；所述第二本征层位于所述第三半导体层和所述第一半导体层之间，且所述第三半导体层、所述第二本征层和所述第一半导体层形成第二PIN二极管；所述第一PIN二极管和第二PIN二极管呈轴对称布局；所述第一半导体层为N+半导体层，且所述第二半导体层及所述第三半导体层为P+半导体层；或，所述第一半导体层为P+半导体层，且所述第二半导体层及所述第三半导体层为N+半导体层。2.根据权利要求1所述的开关半导体器件，其特征在于，所述第二半导体层朝向所述第一半导体层的表面的面积与所述第三半导体层朝向所述第一半导体层的表面的面积之间的比例为1：N，其中，N为大于或等于1的有理数。3.根据权利要求1或2所述的开关半导体器件，其特征在于，沿所述第一半导体层的厚度方向，所述第二半导体层在第一平面上的投影和所述第三半导体层在所述第一平面上的投影相重合，所述第一平面是指所述第三半导体层朝向所述第二半导体层的表面所在平面。4.根据权利要求1所述的开关半导体器件，其特征在于，还包括第一绝缘层，所述第一绝缘层至少覆盖所述第二半导体层的背离所述第一本征层的表面的一部分。5.根据权利要求4所述的开关半导体器件，其特征在于，所述第一绝缘层上设置有通孔，所述通孔内填充有与所述第一半导体层连通的焊盘。6.根据权利要求4或5所述的开关半导体器件，其特征在于，还包括第二绝缘层，所述第二绝缘层至少覆盖所述第三半导体层的背离所述第二本征层的表面的一部分。7.一种固态移相器，其特征在于，包括位于多个支路上的多个如权利要求1～6任一项所述的开关半导体器件，每一支路上具有至少一个所述开关半导体器件，通过开通或关断所述开关半导体器件，使分别在所述多个支路上传输的射频信号之间产生相位差。8.一种大规模多输入...
【专利技术属性】
技术研发人员：王余峰，周远涛，万炜，秦江，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。