存储器单元和形成半导体器件的方法技术

一种存储器单元包括：第一电极；包括一个水平部分和分别耦合至该水平部分的端部的两个垂直部分的电阻材料层；以及第二电极，其中第二电极由U形轮廓的顶部边界部分地围绕，并且第一电极沿着U形轮廓的底部边界的部分延伸。本发明专利技术的实施例还涉及形成半导体器件的方法。

Memory Unit and Method of Forming Semiconductor Device

A memory unit includes: a first electrode; a resistive material layer comprising a horizontal part and two vertical parts respectively coupled to the end of the horizontal part; and a second electrode, in which the second electrode is partially surrounded by the top boundary of the U-shaped contour and the first electrode extends along the bottom boundary of the U-shaped contour. An embodiment of the present invention also relates to a method of forming a semiconductor device.

【技术实现步骤摘要】
存储器单元和形成半导体器件的方法
本专利技术的实施例涉及存储器单元和形成半导体器件的方法。
技术介绍
近年来，出现了诸如铁电随机存取存储器(FRAM)器件、相变随机存取存储器(PRAM)器件、和电阻式随机存取存储器(RRAM)器件等的非常规非易失性存储器(NVM)器件。特别地，在高电阻状态和低电阻状态之间呈现切换行为的RRAM器件具有优于常规NVM器件的各种优点。这些优点包括，例如，与现有互补金属氧化物半导体(CMOS)技术相兼容的制造步骤、低成本制造、紧凑结构、灵活可扩展性、快速切换、高集成度等等。由于包括这样的RRAM器件的集成电路(IC)变得更加强大，因此期望最大化IC中的RRAM器件的数量。一般而言，RRAM器件包括具有插入其间的可变电阻材料层的顶部电极(例如，阳极)和底部电极(例如，阴极)。特别地，可变电阻材料层的有源区域通常分别与顶部电极和底部电极平行地延伸。以使得每层仅可以二维延伸的这样的堆叠配置形成RRAM器件可以在最大化IC中的RRAM器件的数量和保持RRAM器件的最佳性能之间找到折衷。例如，RRAM器件的数量通常与可变电阻材料层的有源区域的数量成比例。这样，在IC的给定区域内，当RRAM器件的数量增加时，每个RRAM器件的有源区域缩小，这可能不利地影响每个RRAM器件的相应性能，这是由于各自的顶部电极和底部电极之间的信号耦合更弱。因此，现有的RRAM器件及其制造方法并不完全令人满意。
技术实现思路
本专利技术的实施例提供了一种存储器单元，包括：第一电极；电阻材料层，具有U形轮廓；以及第二电极，其中，所述第二电极被所述U形轮廓的顶部边界部分地围绕，并且所述第一电极沿着所述U形轮廓的底部边界的部分延伸。本专利技术的另一实施例提供了一种存储器单元，包括：第一电极；电阻材料层，所述电阻材料层包括一个水平部分和分别耦合至所述水平部分的端部的两个垂直部分；以及第二电极，其中，所述第二电极由所述电阻材料层的所述一个水平部分和所述两个垂直部分部分地被围绕，并且所述第一电极在所述电阻材料层的所述一个水平部分的与围绕所述第二电极的另一侧相对的一侧上沿着所述电阻材料层的所述一个水平部分延伸。本专利技术的又一实施例提供了一种形成半导体器件的方法，包括：提供包括第一导电结构的第一层；在所述第一层上方形成包括与所述第一导电结构对准的凹进区域的第二层；形成沿着所述凹进区域的至少一个轮廓延伸的电阻材料层，其中，所述电阻材料层耦合至所述第一导电结构；以及在所述凹进区域内形成耦合至所述电阻材料层的第二导电结构。附图说明当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的方面。应该注意，各种部件无需按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸和几何形状可以任意地增大或减小。图1A和图1B示出根据一些实施例的用于形成半导体器件的示例性方法的流程图。图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I和图2J示出根据一些实施例的由图1A和图1B的方法制成的在各个制造阶段期间的示例性半导体器件的截面图。具体实施方式以下公开内容描述了用于实现本专利技术的不同特征的各种示例性实施例。在下面描述组件和布置的特定实例以简化本专利技术。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。本专利技术提供了RRAM器件的各种实施例以及其形成方法。在一些实施例中，所公开的RRAM器件包括包含U形可变电阻材料层的RRAM电阻器。更具体地，在一些实施例中，U形可变电阻材料层具有分别耦合至底部电极和顶部电极的凸底部边界和凹顶部边界。在RRAM电阻器中形成这样的U形可变电阻材料层可以提供各种优点。例如，当与上述常规RRAM器件相比时，在给定区域内，形成这种U形轮廓的可变电阻材料层可以显著地增加可以耦合至顶部电极和底部电极中至少一个的可变电阻材料层的有源区域。换句话说，当使IC集成多个公开的RRAM器件时，可以有利地消除可以集成的RRAM器件的性能和数量之间的上述折衷。图1A和图1B示出根据本专利技术的一个或多个实施例的形成半导体器件的方法100的流程图。应该注意，方法100仅是实例，而不意欲限制本专利技术。在一些实施例中，半导体器件是RRAM器件的至少一部分。如由本专利技术所采用的，RRAM器件是指包括可变电阻材料层的任何器件。注意，图1A和图1B的方法100不产生完整的RRAM器件。可以使用互补金属氧化物半导体(CMOS)技术处理来制造完整的RRAM器件。因此，可以理解，可以在图1A和图1B的方法100之前、期间、和之后提供额外的操作，并且可以仅在此简要地描述一些其他操作。在一些其他实施例中，该方法可以用于形成各种非易失性存储器(NVM)器件中的任一种，诸如铁电随机存取存储器(FRAM)器件、相变随机存取存储器(PRAM)器件、电阻式随机存取存储器(RRAM)器件等，而保持在本专利技术的范围内。首先参照图1A，在一些实施例中，方法100从操作102开始，在操作102中提供包括晶体管的衬底。方法100继续到操作104，其中形成包括接触插塞的第一介电层。在一些实施例中，在晶体管上方形成第一介电层，并且接触插塞延伸穿过第一介电层并且耦合至晶体管的导电部件(例如，漏极、源极、栅极等)中的至少一个。方法100继续到操作106，其中在第一介电层上方形成包括第一电极的第二介电层。在一些实施例中，第一电极沿着第二介电层水平延伸并且耦合至接触插塞。方法100继续到操作108，其中，在第二介电层上方形成金属间介电层。在一些实施例中，金属间介电层可以包括堆叠在彼此的顶部上的多个层，这将在下面讨论。方法100继续到操作110，其中使金属间介电层的中间部分凹进。在一些实施例中，凹进的金属间介电层可以暴露出第一电极的顶面的至少一部分以及金属间介电层的内侧壁。因此，在一些实施例中，凹进的金属间介电层可以形成由第一电极的顶面的暴露部分和金属间介电层的内侧壁围绕的U形轮廓。然后参考图1B，方法100继续到操作112，其中，在凹进的金属间介电层上方形成第一覆盖层。方法100继续到操作114，其中在第一覆盖层上方形成可变电阻材料层。方法100继续到操作116，其中在可变电阻材料层上方形成第二覆盖层。在一些实施例中，在操作112、操作114、和操作116处分别形成的第一覆盖层、可变电阻材料层和第二覆盖层各自基本共形且薄。如此，第一覆盖层、可变电阻材料层和第二覆盖层中的每一个可以遵循U形轮廓，这将在下面进一步详细讨论。方法10本文档来自技高网...

【技术保护点】
1.一种存储器单元，包括：第一电极；电阻材料层，具有U形轮廓；以及第二电极，其中，所述第二电极被所述U形轮廓的顶部边界部分地围绕，并且所述第一电极沿着所述U形轮廓的底部边界的部分延伸。

【技术特征摘要】
2017.10.19 US 15/788,6901.一种存储器单元，包括：第一电极；电阻材料层，具有U形轮廓；以及第二电极，其中，所述第二电极被所述U形轮廓的顶部边界部分地围绕，并且所述第一电极沿着所述U形轮廓的底部边界的部分延伸。2.根据权利要求1所述的存储器单元，其中，所述电阻材料层呈现可变电阻值。3.根据权利要求1所述的存储器单元，其中，在第一层处设置所述第一电极，并且在所述第一层之上的第二层处设置所述第二电极。4.根据权利要求3所述的存储器单元，其中，在所述第二层处设置所述电阻材料层。5.根据权利要求1所述的存储器单元，其中，所述电阻材料层包括一个水平部分和分别耦合至所述水平部分的端部的两个垂直部分。6.根据权利要求5所述的存储器单元，其中，所述第一电极耦合至所述一个水平部分。7.根据权利要求5所述的存储器单元，其中，所述第二电极耦合至所述一个水...

【专利技术属性】
技术研发人员：莫竣杰，郭仕奇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71