OTP存储器制造技术

本发明专利技术提供了一种OTP存储器，包括由若干个存储单元组成的存储单元阵列和外围电路结构，每个存储单元包括选择管和存储管，所述外围电路结构包括位线、字线以及用于接入编程电压的电压总线，所述选择管的栅极和所述存储管的栅极连接在字线上，所述选择管的源极或漏极连接在位线上，在所述字线上、所述位线上和/或所述用于接入编程电压的电压总线上设置有限流电阻；所述OTP存储器还包括衬底保护环，一个所述衬底保护环至少包围两个相邻的存储单元。该限流电阻能够抑制热载流子的产生，防止闩锁效应的发生。另外，由于一个衬底保护环能够至少包围两个相邻的存储单元，所以，相较于现有的OTP存储器，该OTP存储器的面积减小。

【技术实现步骤摘要】

本专利技术涉及存储器
，尤其涉及一种OTP存储器。
技术介绍
在嵌入式非挥发性存储器领域，基于反熔丝结构的OTP(onetimeprogrammable，一次可编程)存储器因其高稳定性、与CMOS工艺完全兼容、编程容易等优点被广泛应用。基于反熔丝结构的OTP存储器的一个存储单元的电路连接结构示意图如图1所示，存储单元包括两个MOS管，其分别为选择管M1和反熔丝存储管M2，其中，所述选择管M1和反熔丝存储管M2的栅极与字线WL0相连，选择管M1的漏极与位线BL0相连。组成图1所示的存储单元的MOS管以NMOS管为例进行说明。在执行编程操作时，选中的存储单元的字线WL0被偏置到高压VPP，位线BL0被偏置到0V。当反熔丝存储管被击穿后，会有很大的编程电流从选择管M1的漏端流向源端。选择管M1沟道中的电子在横向电场的作用下获得很高的能量成为热电子，热电子在漏极附近碰撞电离产生电子-空穴对，其中，空穴被衬底收集形成漏电流Isub。存储管M2被击穿后，如果击穿点下面的衬底未反型，也会有很大的漏电流流向衬底。由于衬底上的寄生电阻，较大的衬底电流会导致衬底电位升高，造成衬底、源端以及周边的N阱形成NPN寄生三极管导通，发生闩锁效应进而导致芯片失效。现有技术中，为了防止闩锁效应的发生，在每个存储单元的周围设置一圈衬底保护环。但是这种设置有衬底保护环的存储单元结构，使得相邻存储单元之间的间距增大，导致整个存储阵列的面积大大增加，使得芯片的成本提高。
技术实现思路
为了解决现有技术中OTP存储器的面积较大的问题，本专利技术提供了一种OTP存储器，以防止存储器的闩锁效应的发生。为了解决上述技术问题，本专利技术采用了如下技术方案：一种OTP存储器，包括由若干个存储单元组成的存储单元阵列和外围电路结构，每个存储单元包括选择管和存储管，所述外围电路结构包括位线、字线以及用于接入编程电压的电压总线，所述选择管的栅极和所述存储管的栅极连接在字线上，所述选择管的源极或漏极连接在位线上，在所述字线上、所述位线上和/或所述电压总线上设置有限流电阻；所述OTP存储器还包括衬底保护环，一个所述衬底保护环至少包围两个相邻的存储单元。优选地，所述用于接入编程电压的电压总线只有一根，其用于向整个所述存储单元阵列提供编程电压。优选地，所述存储单元阵列包括m个存储单元块，每个所述存储单元块包括多个存储单元，所述用于接入编程电压的电压总线为m根，每个所述存储单元块对应一根所述用于接入编程电压的电压总线。优选地，位于同一所述衬底保护环内的相邻存储单元共享同一个漏极。优选地，所述限流电阻的电阻值范围在100Ω～100kΩ之间。相较于现有技术，本专利技术具有以下有益效果：本专利技术提供的OTP存储器，在字线上、位线上和/或用于接入编程电压的电压总线上设置有限流电阻。在流过限流电阻的电流较小时，限流电阻几乎不分压，当流过限流电阻的电流较大时，限流电阻分压增加。因而，在执行编程操作时，当存储管未被击穿时，限流电阻上没有压降，当存储管被击穿后，较大的电流流过限流电阻，产生压降，从而限制了存储管被击穿后流进存储单元的电流，因而被编程的存储单元的热载流子的产生大大抑制，从而有效降低了衬底漏电，进而防止了闩锁效应的发生。另外，在本专利技术实施例中，一个衬底保护环至少包围两个相邻的存储单元，相较于现有技术中每个存储单元的外围均设置有衬底保护环的结构，本专利技术提供的存储单元阵列的面积较小，有利于降低OTP存储器的成本。附图说明为了更清楚地理解本专利技术和现有技术的技术方案，下面将对描述现有技术和本专利技术实施例中所需要用到的附图做一简要说明。显而易见地，下面描述的附图仅是本专利技术的一部分实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以获得其它的附图。图1是反熔丝结构的OTP存储器的一个存储单元的电路连接示意图；图2是OTP存储器的一个存储单元的剖面结构示意图；图3是OTP存储器的存储单元的存储管被击穿后发生闩锁效应的示意图；图4(1)和图4(2)是本专利技术第一个实施例提供的OTP存储器的结构示意图；图5是本专利技术第二个实施例提供的OTP存储器的结构示意图；图6是本专利技术第三个实施例提供的OTP存储器的结构示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。为了更加清楚地理解本专利技术的专利技术构思，在描述本专利技术的技术方案之前首先介绍OTP存储器的每个存储单元的结构以及电路连接结构。下面以组成存储单元的MOS管以NMOS管为例进行说明。其中，每个存储单元cell的剖面结构如图2所示，其包括P型衬底301，形成于P型衬底301内部且靠近上表面的P阱302。形成于P阱302内的多个N+有源区303，形成于两个有源区303之间的衬底301表面上方的第一栅极G1和第二栅极G2，其中第一栅极G1的栅氧化层304的厚度较厚，第二栅极G2的栅氧化层305较薄。第一栅极G1对应存储单元的选择管M1的栅极，第二栅极G2对应存储单元的存储管M2的栅极。所以，选择管M1为厚栅高压MOS管，存储管M2为薄栅存储管，并且，进一步地，存储管M2为反熔丝存储管。存储单元的电路连接示意图如
技术介绍
部分所述的图1所示，选择管M1的栅极和存储管M2的栅极与字线WL连接，选择管M1的源极或漏极连接在位线BL上。当对选中的存储单元执行编程操作时，选中的存储单元的字线WL0被偏置到高压VPP，位线BL0被偏置到0V。当反熔丝存储管M2被击穿后，会有很大的编程电流从选择管M1的漏端流向源端。选择管M1沟道中的电子在横向电场的作用下获得很高的能量成为热电子，热电子在漏极附近碰撞电离产生电子-空穴对，其中，空穴被衬底收集形成漏电流Isub，其结构示意图如3所示。存储管M2被击穿后，如果击穿点下面的衬底301未反型，也会有很大的漏电流流向衬底。由于衬底上的寄生电阻，较大的衬底电流会导致衬底电位升高，造成衬底、源端以及周边的N阱形成NPN寄生三极管导通，发生闩锁效应进而导致芯片失效。基于此，本专利技术提供了一种OTP存储器的新本文档来自技高网...

【技术保护点】
一种OTP存储器，包括由若干个存储单元组成的存储单元阵列和外围电路结构，每个存储单元包括选择管和存储管，所述外围电路结构包括位线、字线以及用于接入编程电压的电压总线，所述选择管的栅极和所述存储管的栅极连接在字线上，所述选择管的源极或漏极连接在位线上，其特征在于，在所述字线上、所述位线上和/或所述电压总线上设置有限流电阻；所述OTP存储器还包括衬底保护环，一个所述衬底保护环至少包围两个相邻的存储单元。

【技术特征摘要】
1.一种OTP存储器，包括由若干个存储单元组成的存储单元阵列和外围
电路结构，每个存储单元包括选择管和存储管，所述外围电路结构包括位线、
字线以及用于接入编程电压的电压总线，所述选择管的栅极和所述存储管的栅
极连接在字线上，所述选择管的源极或漏极连接在位线上，其特征在于，在所
述字线上、所述位线上和/或所述电压总线上设置有限流电阻；
所述OTP存储器还包括衬底保护环，一个所述衬底保护环至少包围两个
相邻的存储单元。
2.根据权利要求1所述的OTP存储器，其特征在于，所述用于接入编程
电压的电压总线只有...

【专利技术属性】
技术研发人员：王志刚，李弦，
申请(专利权)人：珠海创飞芯科技有限公司，
类型：发明
国别省市：广东;44