具有存储器结构的半导体元件制造技术

本发明专利技术公开了一种半导体元件，包括一基板和一存储器结构，该存储器结构设置于基板上。该存储器结构包括：一底电极，设置于基板上方；一势垒层，设置于底电极上；一电阻转换层，设置于底电极上且位于势垒层上方；以及一顶电极，设置于电阻转换层上，并覆盖电阻转换层。其中电阻转换层的一底表面与势垒层的一最上表面相隔开一距离。

Semiconductor Elements with Memory Structure

The invention discloses a semiconductor element, comprising a substrate and a memory structure which is arranged on the substrate. The memory structure includes: a bottom electrode, which is set above the substrate; a barrier layer, which is set on the bottom electrode; a resistance conversion layer, which is set on the bottom electrode and above the barrier layer; and a top electrode, which is set on the resistance conversion layer and covers the resistance conversion layer. The bottom surface of the resistance conversion layer is separated from the top surface of the barrier layer.

【技术实现步骤摘要】
具有存储器结构的半导体元件
本专利技术属于半导体器件
，涉及一种具有存储器结构的半导体元件，且特别是有关于一种半导体元件，其存储器结构的电阻转换层没有势垒层(barrier-freeresistanceswitchinglayer)。
技术介绍
电阻式随机存取存储器(Resistiverandom-accessmemory)(RRAM或ReRAM)是一种非易失性存储器结构。电阻式存储器由于它简单的金属层-绝缘层-金属层(MIM，Metal-Insulator-Metal)结构和规模的可扩展性而深受相关技术人员的注目。目前根据使用的介电材料不同和存储器层材料的不同，从钙钛矿(perovskites)到过渡金属氧化物(transitionmetaloxides)到硫族(元素)化物(chalcogenides)，已有许多不同形态的ReRAM元件被提出。电阻转换存储器结构是过渡金属氧化物存储器的示例之一，其为一群双稳态两端存储器元件(two-terminalbistablememorydevices)，由于具有不同的电阻态从而实现存储数据。例如一典型的ReRAM元件包括了钨底电极、一氧化硅钨(WSixOy)记忆层、一钛/氮化钛的势垒层和一氮化钛(TiN)顶电极。存储器结构的电阻转换特性很容易受到底电极的轮廓形状与均匀度的影响，连带对具有此存储器结构的存储器元件的稳定度和电子特性造成不可忽视的影响。因此，相关技术人员无不希望可以发展和实现一个具有优异的结构轮廓与均匀度的存储器结构以增进元件的稳定度和电子特性(例如数据存储具有良好稳定度)。
技术实现思路
本专利技术有关于一种具有存储器结构的半导体元件，提出一种存储器结构，其电阻转换层没有势垒层与之接触，进而使得应用实施例的存储器结构的半导体元件的稳定度和电子特性可以有效地改善。根据一实施例，提出一种半导体元件，包括一基板和一存储器结构，该存储器结构设置于基板上。该存储器结构包括：一底电极(bottomelectrode)，设置于基板上方；一势垒层(barrierlayer)，设置于底电极上；一电阻转换层(resistanceswitchinglayer)，设置于底电极上且位于势垒层上方；以及一顶电极(topelectrode)，设置于电阻转换层上，并覆盖电阻转换层。其中电阻转换层的一底表面与势垒层的一最上表面(anuppermostsurface)相隔开一距离。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下：附图说明图1A-1K绘示本专利技术第一实施例的一半导体元件的制造方法的示意图。图2A-2L绘示本专利技术第二实施例的一半导体元件的制造方法的示意图。图3A-3L绘示本专利技术第二实施例的半导体元件的另一种制造方法的示意图。图4A-4G绘示本专利技术第三实施例的一半导体元件的制造方法的示意图。【符号说明】10：基板；11A：源极区域；11B：漏极区域；13：层间介电层；130：图案化层间介电层；121：栅极绝缘层；123：栅极电极；15A、15B、15A’、15B’：导电接触；14：接触势垒膜；14’：图案化接触势垒膜；14”：下凹的图案化接触势垒膜；14h、145h：凹槽；16：空间；20、24：介电层；17h、20h：孔洞；17、23：金属层；17S：金属间隙壁；175：图案化金属间隙壁；22：势垒膜；22’：图案化势垒膜；22h：凹槽；23’：图案化金属层；230：底电极；220、221、221’：势垒层；240、240’、241、132：绝缘层；132’：图案化绝缘层；25、25B：电阻转换层；220a、221a、23a、14a、15a、15A-a、15B-a、132a’、240a：上表面；23b、25b、15B-b、25B-b：底表面；23c、25c、230c、221c、14c、15B-c、25B-c：侧壁；281：金属钛层；282：氮化钛层；281’：图案化金属钛层；282’：图案化氮化钛层；d1、d2、d3：距离；L：深度。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。在此
技术实现思路
的实施例中，提出一种具有存储器结构的半导体元件。实施例的一存储器结构包括：一底电极(bottomelectrode)、一不具有势垒层的电阻转换层(abarrier-freeresistanceswitchinglayer)和一顶电极(topelectrode)，其中底电极的侧壁或底表面处设置一势垒层(abarrierlayer)。根据实施例，在水平面上，势垒层的一最上表面(uppermostsurface)低于底电极的一上表面。因此，根据实施例的结构，电阻转换层的一底表面与势垒层的最上表面可相隔开一距离。如实施例所公开的内容，应用实施例的一存储器结构的半导体元件，可以有效增进半导体元件的稳定度和电子特性；例如，在进行存储器结构的设置/复位操作(SET/RESEToperation)时，实施例的一存储器结构可提供一可辨识的感测窗口(detectablesensingwindow)。以下提出三个相关实施例，配合附图以详细说明本专利技术所提出的结构与可应用的制作流程。再者，具有一无势垒层的电阻转换层的一实施例的存储器结构，可设置于对应一导电接触(conductivecontact)(例如连接一基板上的一晶体管的源极/漏极)，或是可设置于对应金属层间介电层(IMD)其中之一的一导孔(via)。实施例中，以存储器结构设置于对应一导电接触为例作为说明，但本专利技术并不以此为限。以下提出的结构与流程细节，例如元件之间的空间安排与层/元件的形成步骤，均说明于如下实施例中。然而本专利技术并不仅限于此。需注意的是，本专利技术并非显示出所有可能的实施例，本领域技术人员可在不脱离本专利技术的精神和范围内对实施例的结构和工艺加以变化与修饰，以符合实际应用所需。而实施例中相同和/或相似的元件沿用相同和/或相似的标号，以便于清楚说明。再者，图标中的元件尺寸并不必然依实际比例进行绘示。因此，说明书和附图内容仅用于叙述实施例，而非用于限缩本专利技术的保护范围。再者，说明书与权利要求项中所使用的序数例如“第一”、“第二”、“第三”等的用词，是为了修饰权利要求项的元件，其本身并不意含及代表该元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。＜第一实施例>图1A-1K绘示本专利技术第一实施例的一半导体元件的制造方法的示意图。在形成实施例的一存储器结构之前，先提供具有一晶体管(transistor)的结构。如图1A所示，提供一基板10，一应用例的一晶体管设置于基板10上，以及一层间介电(interlayerdielectric，ILD)层13，设置在基板10上方并覆盖晶体管。晶体管可包括一栅极电极(例如多晶硅栅极)123，设置于一栅极绝缘层121上、两个掺杂区域(dopingregions)(如N型重掺杂浓度(N+heavydopingconcentration))例如一源极区域11A和一漏极区域11B，以及导本文档来自技高网...

【技术保护点】
1.一种半导体元件，包括：一基板；以及一存储器结构，设置于该基板上，该存储器结构包括：一底电极(bottom electrode)，设置于该基板上方；一势垒层(barrier layer)，设置于该底电极上；一电阻转换层(resistance switching layer)，设置于该底电极上且位于该势垒层上方，其中该电阻转换层的一底表面与该势垒层的一最上表面(an uppermost surface)相隔开一距离；以及一顶电极(top electrode)，设置于该电阻转换层上，并覆盖该电阻转换层。

【技术特征摘要】
1.一种半导体元件，包括：一基板；以及一存储器结构，设置于该基板上，该存储器结构包括：一底电极(bottomelectrode)，设置于该基板上方；一势垒层(barrierlayer)，设置于该底电极上；一电阻转换层(resistanceswitchinglayer)，设置于该底电极上且位于该势垒层上方，其中该电阻转换层的一底表面与该势垒层的一最上表面(anuppermostsurface)相隔开一距离；以及一顶电极(topelectrode)，设置于该电阻转换层上，并覆盖该电阻转换层。2.根据权利要求1所述的半导体元件，还包括一绝缘层(aninsulatinglayer)，该绝缘层直接接触该电阻转换层的所有的侧壁，其中该势垒层的该最上表面低于该电阻转换层的一底表面。3.根据权利要求1所述的半导体元件，其中该距离等于或大于其中该势垒层的该最上表面和该底电极的一上表面相隔开该距离。4.根据权利要求1所述的半导体元件，还包括：一层间介电(interlayerdielectric，ILD)层，设置在该基板上方；以及一导电接触(conductivecontact)，设置在该基板上方且位于该层间介电层中，其中至少该电阻转换层和该顶电极设置于该导电接触上方，且该电阻转换层的该底表面高于该势垒层的该最上表面。5.根据权利要求1所述的半导体元件，其中，该势垒层至少设置于该底电极的侧壁上。6.根据权利要求5所述的半导体元件，其中该电阻转换层直接形成于该...

【专利技术属性】
技术研发人员：李岱萤，赖二琨，李峰旻，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71