存储器系统及其操作方法技术方案

本发明专利技术提供了一种存储器系统及其操作方法。一种存储器系统，其包括：控制器，用于对多个命令进行排队并响应于多个排队的命令输出控制信号；以及存储器装置，用于响应于控制信号来执行编程操作，其中当编程操作失败时，控制器保持多个排队的命令。

Memory system and its operation method

The invention provides a memory system and an operation method thereof. A memory system includes a controller for queuing multiple commands and outputting control signals in response to multiple queued commands, and a memory device for performing programming operations in response to control signals, in which the controller maintains multiple queued commands when programming operations fail.

【技术实现步骤摘要】
存储器系统及其操作方法相关申请的交叉引用本申请要求于2017年10月17日提交的申请号为10-2017-0134676的韩国专利申请的优先权，其全部内容通过引用并入本文。
本公开的各个示例性实施例总体涉及一种电子装置。特别地，实施例涉及一种包括非易失性存储器装置的存储器系统及一种操作该存储器系统的方法。
技术介绍
计算机环境已经发展到无处不在的地步。也就是说，可以随时随地使用计算机系统。这促进了增加诸如移动电话、数码相机、笔记本电脑等的便携式电子装置的使用。这些便携式电子装置通常可包括具有存储器装置的存储器系统，即数据存储装置。在这种便携式电子装置中，数据存储装置用作主存储器装置或辅助存储器装置。因为没有机械驱动部件，所以用作存储器装置的数据存储装置具有优异的稳定性和耐用性、高信息存取速度以及低功耗。在具有这些优点的存储器系统中，数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态硬盘(SSD)等。
技术实现思路
实施例提供了一种存储器系统及其操作方法，其可通过当存储器系统的编程操作失败时保持等待的读取命令并且然后执行恢复操作，来提高数据的可靠性。根据本公开的一方面，提供了一种存储器系统，其包括：控制器，被配置成对多个命令进行排队，并且响应于多个排队的命令输出控制信号；以及存储器装置，被配置成响应于控制信号来执行编程操作，其中当编程操作失败时，控制器保持多个排队的命令。根据本公开的一方面，提供了一种存储器系统，其包括：控制器，被配置成对多个命令进行排队，并且响应于多个排队的命令输出控制信号；以及存储器装置，被配置成响应于控制信号来执行编程操作，其中当编程操作失败时，存储器装置通过执行恢复操作来将数据存储在新存储块中，其中控制器保持多个排队的命令，然后将与多个命令之中的读取命令相对应的位置校正为新存储块的位置。根据本公开的一方面，提供了一种存储器系统的操作方法，该方法包括：在控制器中，对从主机输入的多个命令进行排队；根据多个命令在控制器中的排队顺序生成控制信号，并基于控制信号执行存储器装置的操作，其包括编程操作；以及当操作之中的编程操作失败时，保持生成控制信号并执行存储器装置的恢复操作。根据本公开的一方面，提供了一种电子装置，其包括：控制器，包括处理器和NAND闪速控制器；处理器，被配置成在NAND闪速控制器中，对从外部源输入的多个命令进行排队，并且NAND闪速控制器被配置成响应于多个排队的命令而生成并输出控制信号；以及存储器，被配置成响应于控制信号对所选数据单元执行编程操作，并且在编程操作完成之后，执行状态检查操作以确定编程操作是否被成功执行；其中当状态检查操作指示编程操作未被成功执行时，存储器输出指示编程操作未被成功执行的编程状态信号，并且响应于编程状态信号，NAND闪速控制器保持生成和输出控制信号的操作。附图说明现将参照附图更详细地描述示例性实施例；然而，这些实施例不应该被解释为进行限制。相反地，提供这些实施例以促进彻底且充分的公开，并且将示例性实施例的范围全面地传达给本领域的技术人员。在附图中，为了说明清楚，尺寸可能未按比例。此外，应当理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者可以存在多个中间元件。相同的附图标记始终表示相同的元件。图1是示出根据本公开的实施例的包括存储器系统的数据处理系统的示例的示图。图2是示出根据本公开的实施例的存储器系统中的存储器装置的示图。图3是示出根据本公开的实施例的存储器系统中的存储块的存储器单元阵列的示例性电路的示图。图4是示出根据本公开的实施例的存储器系统中的存储器装置的示例性结构的示图。图5是示出根据本公开的实施例的用于操作存储器系统的示例性方法的流程图。图6至图9是示出包括根据本公开的实施例的存储器系统的数据处理系统的其它示例的示图。具体实施方式在下面的详细描述中，描述了本公开的示例性实施例。这些实施例通过说明而非限制的方式进行描述。如本领域技术人员将从下面的描述中认识到，在不脱离本公开的精神或范围的情况下，可以各种不同的方式修改所述实施例。因此，以下描述以及参照的附图应被认为是说明性的而非限制性的。在整个说明书中，当元件被称为“连接”或“联接”到另一元件时，它可以直接连接或联接到另一元件，或者利用设置于其间的一个或多个元件来间接连接或联接到另一元件。另外，除非另有明确说明，否则当元件被称为“包括”部件时，这种表述表示元件可进一步包括一个或多个另外的部件，而非排除另外的部件。图1是示出根据本公开的实施例的包括存储器系统的数据处理系统的示例的示图。参照图1，数据处理系统100可包括主机102和存储器系统110。主机102可包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置，或者诸如台式计算机、游戏机、TV和投影仪的电子装置。存储器系统110响应于主机102的请求进行操作，主机可访问由存储器系统110存储的数据。存储器系统110可用作主机102的主存储器装置或辅助存储器装置。在本公开的一个或多个实施例中，可根据联接到主机102的主机接口协议，利用各种类型的存储装置中的任何一种来实施存储器系统110。例如，存储器系统110可利用诸如以下的各种类型的存储装置中的任何一种来实施：固态硬盘(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)或微型MMC、安全数字(SD)卡、迷你-SD或微型-SD、通用串行总线(USB)存储装置、通用闪存(UFS)装置、标准闪存(CF)卡、智能媒体(SMC)卡和记忆棒。另外，用于实施存储器系统110的存储装置可被分为(i)易失性存储器装置，诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)，以及(ii)非易失性存储器装置，诸如只读存储器(ROM)、掩模只读存储器(MROM)、可编程只读存储器(PROM)、电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、铁磁随机存取存储器(FRAM)、相变随机存取存储器(PRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(RRAM)和闪速存储器。而且，存储器系统110可包括存储由主机102访问的数据的存储器装置150和控制待存储在存储器装置150中的数据的控制器130。在本公开的一个或多个实施例中，控制器130和存储器装置150可集成到一个半导体装置中。作为示例，控制器130和存储器装置150可集成为单个半导体装置以构成SSD。当存储器系统110用作SSD时，联接到存储器系统110的主机102的操作速度可被显著提高。例如，控制器130和存储器装置150可集成为单个半导体装置以构成存储卡。作为另一示例，控制器130和存储器装置150可集成为单个半导体装置，以构成诸如以下的存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))、标准闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你-SD、微型-SD或SDHC)或通用闪存(UFS)。还提供另一示例，存储器系统110可构成诸如以下的电子装置的各种部件中的一种：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(P本文档来自技高网...

【技术保护点】
1.一种存储器系统，其包括：控制器，其被配置成对多个命令进行排队，并且响应于多个排队的命令输出控制信号；以及存储器装置，其被配置成响应于所述控制信号来执行编程操作，其中当编程操作失败时，所述控制器保持所述多个排队的命令。

【技术特征摘要】
2017.10.17 KR 10-2017-01346761.一种存储器系统，其包括：控制器，其被配置成对多个命令进行排队，并且响应于多个排队的命令输出控制信号；以及存储器装置，其被配置成响应于所述控制信号来执行编程操作，其中当编程操作失败时，所述控制器保持所述多个排队的命令。2.根据权利要求1所述的存储器系统，其中所述控制器包括：处理器，其被配置成对从主机输入的所述多个命令进行排队；NAND闪速控制器，其被配置成存储所述多个排队的命令，并且基于所述多个命令的排队顺序来生成并输出所述控制信号；以及队列保持控制器，其被配置成从所述存储器装置接收编程状态信号，所述编程状态信号表示编程操作成功或失败，所述队列保持控制器进一步被配置成当编程状态信号指示编程操作失败时，保持所述NAND闪速控制器的操作。3.根据权利要求2所述的存储器系统，其中当编程操作失败时，所述处理器控制所述NAND闪速控制器执行所述存储器装置的恢复操作。4.根据权利要求3所述的存储器系统，其中在执行恢复操作之后，当在存储在所述NAND闪速控制器中的所述多个命令之中，存在与编程操作失败的位置相对应的读取命令时，所述处理器将所述读取命令的位置校正为恢复位置。5.根据权利要求3所述的存储器系统，其中所述处理器读取存储在所述NAND闪速控制器中的所述多个命令，并且当在由所述处理器读取的所述多个命令之中，存在与编程操作失败的位置相对应的读取命令时，所述处理器将所述读取命令的位置校正为恢复位置，并且在所述NAND闪速控制器中，对包括所校正的读取命令的多个命令进行重新排队。6.根据权利要求5所述的存储器系统，其中在所述NAND闪速控制器中，对包括所校正的读取命令的多个命令进行重新排队之后，所述队列保持控制器释放被保持的、所述NAND闪速控制器的操作。7.根据权利要求3所述的存储器系统，其中所述存储器装置：在所述恢复操作中，读取完成编程操作的数据并将读取的数据编程到新存储块；并且通过使用存储在所述存储器装置的页面缓冲器中的数据，将编程操作失败的数据编程到所述新存储块。8.根据权利要求2所述的存储器系统，其中所述存储器装置以页面为单位执行编程操作，并且对每一页面执行状态检查操作以指示对页面的编程操作成功或失败，并且然后输出所述编程状态信号。9.一种存储器系统，其包括：控制器，其被配置成对多个命令进行排队，并且响应于多个排队的命令输出控制信号；以及存储器装置，其被配置成响应于所述控制信号来执行编程操作，其中当编程操作失败时，所述存储器装置通过执行恢复操作来将数据存储在新存储块中，其中所述控制器保持所述多个排队的命令，然后将与所述多个命令之中的读取命令相对应的位置校正为所述新存储块的位置。10.根据权利要求9所述的存储器系统，其中所述控制...

【专利技术属性】
技术研发人员：徐允赞，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR