一种埋芯流程后置的集成电路封装方法及封装结构技术

本发明专利技术公开了一种埋芯流程后置的集成电路封装方法及封装结构。本发明专利技术一方面采用先增层制作多层板、再蚀刻槽体以嵌入主动和/或被动器件，再进行填封处理的工艺步骤，有效简化了制作工艺流程；第二方面，本发明专利技术兼容引线键合与倒装键合的优势，并且取消引线键合、倒装键合中的金属线或锡铅球，降低了生产成本；第三方面，通过在封装内嵌入主动和/或被动器件并与封装材料无缝连接，改善电性能和提高芯片散热性能，能够实现缩减封装体积，缩短通向外界的连接，使封装的尺寸变得更加轻薄。本发明专利技术可广泛应用于各种集成电路封装。

A Post-embedded Integrated Circuit Packaging Method and Packaging Architecture for Buried Core Process

The invention discloses an integrated circuit encapsulation method and encapsulation structure after a buried core process. The invention, on the one hand, simplifies the manufacturing process by adding layers to fabricate multi-layer plates and etching grooves to insert active and/or passive devices, and then filling them; on the other hand, the invention is compatible with the advantages of lead bonding and flip bonding, and cancels the metal wires or tin shot put balls in lead bonding and flip bonding, thereby reducing the production cost; Surface, by inserting active and/or passive devices into the package and seamlessly connecting them with the package materials, the electrical performance and heat dissipation performance of the chip can be improved, the package volume can be reduced, the connection to the outside can be shortened, and the package size becomes thinner. The invention can be widely applied to various integrated circuit packages.

【技术实现步骤摘要】
一种埋芯流程后置的集成电路封装方法及封装结构
本专利技术涉及系统级封装领域，尤其涉及一种埋芯基板的封装方法及封装结构。
技术介绍
集成电路封装：把晶圆厂生产出来的集成电路裸片(Die)以及无源器件(电阻、电容等)放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。在对于越来越复杂的电子元件的小型化需求的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。集成电路演化的总体推动力涉及制造更小、更薄、更轻和更大功率的具有高可靠性的封装产品。这种封装产品的总体要求是高可靠性和适当的电气性能、薄度、刚度、平整度，热性好，体积小和有竞争力的单价。现有技术中，对于多层结构的埋芯集成电路一般采用先将集成电路裸片(Die)以及无源器件封装形成核心部分，再在核心部分的上下两侧增层设置组合部分。然而，这种方法存在以下几方面的缺陷：第一方面，会增加很多制作工艺步骤，从而增加了制作费用；第二方面，由于这种方法所得到的基底结构更加复杂，所以制作成品率也下降了；第三方面，由于基底厚度的增加，会导致封装后的集成电路整体紧凑性下降，不利于封装的小型化设计。
技术实现思路
本专利技术旨在至少在一本文档来自技高网...

【技术保护点】
1.一种埋芯流程后置的集成电路封装方法，其特征在于，包括：制作形成多层板结构；在多层板结构的外层的线路区域覆以抗蚀层，露出用于蚀刻槽体的槽体区域；蚀刻出槽体；去掉外层的线路区域的抗蚀层；在槽体中放置主动和/或被动器件；采用填充材料填封所述槽体；采用减薄工艺进行减薄，露出外层连接点。

【技术特征摘要】
1.一种埋芯流程后置的集成电路封装方法，其特征在于，包括：制作形成多层板结构；在多层板结构的外层的线路区域覆以抗蚀层，露出用于蚀刻槽体的槽体区域；蚀刻出槽体；去掉外层的线路区域的抗蚀层；在槽体中放置主动和/或被动器件；采用填充材料填封所述槽体；采用减薄工艺进行减薄，露出外层连接点。2.根据权利要求1所述的一种埋芯流程后置的集成电路封装方法，其特征在于，所述主动和/或被动器件包括正向朝上的上表面和正向朝下的下表面，所述主动和/或被动器件的上表面设置有至少一个功能焊盘，所述主动和/或被动器件的下表面设置有至少一个固定焊盘；所述填充材料为感光材料；所述方法还包括步骤：选择性去除部分感光材料，并在主动和/或被动器件的功能焊盘区域形成开口，露出功能焊盘。3.根据权利要求2所述的一种埋芯流程后置的集成电路封装方法，其特征在于，所述步骤制作形成多层板结构，具体包括：制作半成品板，所述半成品板上方包括用于与主动和/或被动器件的固定焊盘对应连接的器件焊盘；在器件焊盘的上方覆以保护层；对半成品板采用增层工艺进行单面或双面增长形成多层板结构。4.根据权利要求3所述的一种埋芯流程后置的集成电路封装方法，其特征在于，所述步骤对半成品板采用增层工艺进行单面增长形成多层板结构，具体包括：在半成品板将要增层的表面做离子喷溅，形成导电层；在导电层上方贴抗镀层；对抗镀层做曝光、显影，在需要做铜柱的区域选择性去除抗镀层；在需要做铜柱的区域电镀铜柱；所述需要做铜柱的区域包括所述槽体的底部位置；去除抗镀层；利用差分蚀刻去除喷溅的导电层；采用封装材料进行封装压合；采用磨板或等离子处理等流程对封装材料进行减薄，露出铜柱；再在封装材料上方做离子喷溅，形成导电层；贴抗镀层，经曝光显影后露出需要电镀的线路区域；在需要电镀的线路区域电镀线路；若此层为槽体蚀刻前的最外层，则流向步骤A；若需要继续增层，则流向步骤B；步骤A，去除抗镀层，并蚀刻掉喷溅的导电层，则外层线路完成；步骤B，贴二次抗镀层；然后循环执行上述增层工艺流程，直至最外层线路完成，实现多次增层；所述步...

【专利技术属性】
技术研发人员：陈先明，冯磊，周勇胜，
申请(专利权)人：珠海越亚半导体股份有限公司，
类型：发明
国别省市：广东,44