贴合用基板的表面缺陷的评价方法技术

本发明专利技术为一种贴合用基板的表面缺陷的评价方法，包含以下步骤：准备经镜面加工的单晶硅基板；检查经镜面加工的单晶硅基板的表面缺陷；于进行过单晶硅基板的缺陷检查的表面堆积多晶硅层；对经堆积有多晶硅层的单晶硅基板进行镜面倒角；研磨多晶硅层的表面；检查经研磨的多晶硅层的表面缺陷；以及比较检查单晶硅基板的表面缺陷的步骤中与检查多晶硅层的表面缺陷的步骤中所检测出的缺陷的坐标，以有无于同一位置的缺陷，对具有多晶硅层的单晶硅基板进行作为贴合用基板的良莠判定。

【技术实现步骤摘要】
【国外来华专利技术】贴合用基板的表面缺陷的评价方法
本专利技术涉及贴合用基板的表面缺陷的评价方法。
技术介绍
在先端的高频装置取向的贴合式SOI晶圆制程中，作为贴合用基板，会使用于表层形成有多晶硅层的硅基板作为基底晶圆。准备此基底晶圆与其他接合晶圆而将两者贴合后，通过将接合晶圆薄膜化，制作贴合式SOI晶圆。专利文献1及专利文献2两者皆记载有以多晶硅层为载子捕陷层[又称富陷阱(Trap-Rich)层]的高频装置取向的贴合式SOI晶圆的制造方法。记载于专利文献1及专利文献2中的贴合式SOI晶圆的制造方法的步骤流程显示于图6。如图6所示，这些贴合式SOI晶圆的制造方法记载，于基底晶圆堆积多晶硅层(S23)后，研磨该多晶硅层的表面(S24)，与接合晶圆贴合(S31)。再者，如此被制造出的贴合式SOI晶圆的剖面的一范例显示于图7。于图7所示的贴合式SOI晶圆1，于基底晶圆11上，依序形成多晶硅层12、埋入式氧化膜层(BOX层)16、以及SOI层15。[现有技术文献][专利文献][专利文献1]日本特开2015－211074号公报[专利文献2]日本特开2015－211061号公报
技术实现思路
[专利技术所欲解决的问题]作为贴合式SOI晶圆的主要的不良项目，可列举被称作孔洞缺陷的局部未粘接的区域，而冀望能予以改善。在贴合式基板的制造步骤中，已知凹坑缺陷是导致贴合式SOI晶圆的孔洞缺陷的原因之一。因此，一直以来都被要求要降低凹坑缺陷发生率、以及以高灵敏度检测出凹坑而防止其导生至贴合步骤。作为现在的表面缺陷的检测方法，通过以光散射法及差分干涉法作为检测原理的缺陷检测装置做检测。在贴合式晶圆的制造过程中，对于以这些缺陷检测装置所检测出的表面缺陷，一直以来皆是透过设定大小与个数的规格，来防止其向贴合步骤的流出。虽然能通过降低个数的规格上限，而降低贴合步骤中的孔洞发生率，但同时地却会发生令贴合用基板的制造良率恶化的问题。此时，若能有效率地只检测出成为孔洞的原因的缺陷，就能避免贴合用基板的制造良率的无用的损失，并且减少贴合后的孔洞发生率。由于这样的背景，人们一直追求一种表面缺陷的评价方法，于贴合用基板的制造步骤中，以高灵敏度只检测出成为孔洞的原因的缺陷。鉴于上述问题点，本专利技术的目的在于提供贴合用基板的表面缺陷的评价方法，透过以高灵敏度检测出成为贴合式SOI晶圆中孔洞缺陷的原因的贴合式基板的表面缺陷，合理地避免制造良率的低下，而得以降低贴合后的孔洞缺陷发生率。〔解决问题的技术手段〕为了达成上述目的，本专利技术提供一种贴合用基板的表面缺陷的评价方法，包含以下步骤：准备经镜面加工的单晶硅基板；检查经镜面加工的该单晶硅基板的表面缺陷；于进行过该单晶硅基板的缺陷检查的表面堆积多晶硅层；对经堆积有多晶硅层的该单晶硅基板进行镜面倒角；研磨该多晶硅层的表面；检查经研磨的该多晶硅层的表面缺陷；以及比较检查该单晶硅基板的表面缺陷的步骤中与检查该多晶硅层的表面缺陷的步骤中所检测出的缺陷的坐标，以有无于同一位置的缺陷，对具有多晶硅层的该单晶硅基板进行作为贴合用基板的良莠判定。如此一来，透过于经镜面加工的单晶硅基板的表面、以及经多晶硅层的堆积后并进行过研磨的多晶硅层的表面两者进行表面缺陷的检查，而仅将拥有同一位置的表面缺陷的贴合用基板作为不良品，使得合理地避免贴合用基板的制造良率的低下、以及贴合式SOI晶圆的孔洞缺陷两者皆得以兼顾。此时，该贴合用基板以贴合式SOI晶圆的基底晶圆为佳。如此，透过以贴合用基板作为贴合式SOI晶圆的基底晶圆，本专利技术的贴合用基板的表面缺陷的评价方法，得以合适地应用于先端的高频装置取向的贴合式SOI晶圆的制程中。[对照现有技术的功效]根据本专利技术，透过于经镜面加工的单晶硅基板的表面、以及经多晶硅层的堆积后并进行过研磨的多晶硅层的表面两者进行表面缺陷的检查，而仅将拥有同一位置之表面缺陷的贴合用基板作为不良品，使得合理地避免贴合用基板的制造良率损失、以及贴合式SOI晶圆的孔洞缺陷两者皆得以兼顾。附图说明图1是本专利技术的贴合用基板的表面缺陷的评价方法的步骤流程图。图2是多晶硅基板堆积前后的表面LPD(LightPointDefect)的重叠分布图(a)以及于同一位置被检测出的缺陷的表面SEM/剖面TEM影像(b)。图3是呈现经镜面加工的单晶硅基板(PW)表面的凹坑深度与多结晶硅层表面(研磨后)的凹坑深度的关系图。图4是多晶硅堆积前后的表面LPD及贴合式SOI晶圆的凹坑的重叠分布图。图5是已知的贴合用基板的表面缺陷的评价方法的步骤流程图。图6是已知的贴合式晶圆的制造方法的步骤流程图。图7是贴合式SOI晶圆的剖面图。具体实施方式如上述，在贴合用基板的表面缺陷的评价方法之中，一直都在追求能避免贴合用基板的制造良率的损失，并且降低贴合式SOI晶圆的孔洞缺陷发生率的贴合用基板的表面缺陷的评价方法。本专利技术人为达成上述目的积极地进行了研究，结果发现，只要于堆积多晶硅层前的PW(PolishedWafer)表面、以及于多晶硅层的堆积后进行研磨的多晶硅层表面的两者进行缺陷的检查，而仅将拥有同一位置的表面缺陷的晶圆作为不良品，便能解决上述课题，完成了本专利技术。以下将参考附图同时对本专利技术做详细说明，然而本专利技术并非限定于这些。首先，关于PW表面的缺陷及经研磨的多晶硅层表面的缺陷的关系，已经过调查。通常，于上述的贴合用基板中，当多晶硅层堆积达2～3μm后，为了减少表面粗糙度会研磨0.4～1μm。对于多晶硅层堆积前的PW表面，以及多晶硅层堆积并研磨后的多晶硅层表面，使用KLA-TENCOR公司制的SurfScanSP2等表面缺陷检测系统，以检测阈值250nm进行测定。经比较对照两者的缺陷坐标后，得知有缺陷存在于同一位置一事。针对此存在于同一位置的缺陷，进行了详细的分析。图2为多晶硅层堆积前后的表面LPD的重叠分布图[图2的(a)]以及于同一位置被检测出的缺陷的表面SEM/剖面TEM影像[图2的(b)]。如图2的(a)所示，多晶硅层堆积前的表面缺陷的位置与多晶硅层堆积后的表面缺陷的位置，一致者相当多。这些位置一致的表面缺陷经表面SEM(ScanningElectronMicroscope)与剖面TEM(TransmissionElectronMicroscope)分析后的结果，其一范例便是图2的(b)。从根据剖面TEM的分析来看，发现到PW表面的缺陷为凹坑，多晶硅层表面的缺陷亦为凹坑。在更进一步进行评价及分析后发现，PW表面的凹坑深度与研磨后的多晶硅层表面的凹坑深度有着于图3所呈现的关系。从图3所呈现的结果发现，一旦PW表面有深度3μm以上的凹坑，便无法借多晶硅层填补该凹坑，即便进行过研磨仍于多晶硅层表面有凹坑残留。与之相对地，若PW表面的凹坑深度未满3μm，即能被多晶硅层填补，或是即便无法完全被填补亦能在研磨下被平坦化。此外，使用此贴合用基板制作贴合用SOI晶圆，以明视野光学显微镜扫描整个晶圆表面并存取图像后，通过图像的对比的比较来找出孔洞缺陷。之后，再将孔洞缺陷的坐标重叠至前述的重叠分布图。其结果如图4所示。如图4的重叠分布图所示，发现多晶硅层堆积前后于同一位置被检测出的缺陷，会在贴合后100％变成孔洞。若改变视角，可以说这发现了一种能高感度地只检测出贴合式SOI晶圆的成为孔洞的原因的缺本文档来自技高网...

【技术保护点】
1.一种贴合用基板的表面缺陷的评价方法，包含以下步骤：准备经镜面加工的单晶硅基板；检查该经镜面加工的单晶硅基板的表面缺陷；于经进行该单晶硅基板的缺陷检查的表面堆积多晶硅层；对经堆积多晶硅层的该单晶硅基板进行镜面倒角；研磨该多晶硅层的表面；检查经研磨的该多晶硅层的表面缺陷；以及比较检查该单晶硅基板的表面缺陷的步骤中与检查该多晶硅层的表面缺陷的步骤中所检测出的缺陷的坐标，以有无于同一位置的缺陷，对具有多晶硅层的该单晶硅基板进行作为贴合用基板的良莠判定。

【技术特征摘要】
【国外来华专利技术】2016.09.07 JP 2016-1750441.一种贴合用基板的表面缺陷的评价方法，包含以下步骤：准备经镜面加工的单晶硅基板；检查该经镜面加工的单晶硅基板的表面缺陷；于经进行该单晶硅基板的缺陷检查的表面堆积多晶硅层；对经堆积多晶硅层的该单晶硅基板进行镜面倒角；研磨该多晶...

【专利技术属性】
技术研发人员：佐藤一弥，桥本浩昌，西泽毅，堀江启贵，
申请(专利权)人：信越半导体株式会社，
类型：发明
国别省市：日本,JP