智能型的缺陷校正系统与其实施方法技术方案

本发明专利技术提供一种智能型的半导体缺陷校正的系统与其实施方法，其方法包括：接收制造工厂送出的多个缺陷数据，接收一集成电路设计公司的IC设计布局图数据，并对多个缺陷数据进行缺陷坐标转换校正及缺陷影像校正后，用关键区域分析来分析校正后的缺陷数据及设计布局图形，用以提升关键区域分析的准确度和藉以精准判断各个缺陷影像造成断路或短路型失败的致命缺陷指数；再根据致命缺陷指数及缺陷讯号参数，区分致命缺陷为高风险缺陷、中风险缺陷及低风险缺陷等，达成提升智能型的缺陷校正系统与其实施方法准确度和精准判别致命缺陷之目的。

【技术实现步骤摘要】
智能型的缺陷校正系统与其实施方法
本专利技术系涉及一种智能型的半导体缺陷校正、分类及取样的系统与其实施方法；特别是涉及一种应用于半导体制造工厂、半导体封装制造厂、平面显示器制造工厂、太阳能板制造工厂、印刷电路制造工厂、光罩制造工厂、LED制造或是组装厂的智能型的缺陷校正、分类及取样的系统与其实施方法。
技术介绍
一般而言，在工厂内生产、制造集成电路(IntegratedCircuit；IC)，均是透过光罩、半导体微影、蚀刻、薄膜沉积、铜制程、化学机械研磨及多重曝光等设备及制程而形成。因此，在整个制造的过程中，可能由于设备本身的精度偏差、异常故障、制程产生的粒子、设计布局图的绘图瑕疵暨黄光制程窗口(window)不足而产生随机性缺陷与系统性缺陷(Randomandsystematicdefect)，这些缺陷造成产品断路(open)或短路(short)型失败，降低晶圆良率。这些随机性缺陷与系统性缺陷，随着半导体制程尺寸往下微缩，缺陷数量亦因尺寸缩小而大量增加，使得每次缺陷检测得到数千、数万个缺陷，因受限于扫描式电子显微镜(ScanningElectronMicroscope，SEM)的照相速率，祇能以取样方式选取数十至数百个缺陷去照相，造成取样到真正会断路或短路型失败的缺陷困难度大为提高，因而无法准确且实时提供这些造成良率耗损的缺陷SEM照片给制程工程师，进而难以根据缺陷的SEM照片来分析制程中导致缺陷的源头，故改进缺陷良率的成效不佳，增加半导体厂的成本。在半导体厂(例如:晶圆代工厂，Foundry)的实务运作里，以前用实时(real-time)的缺陷及影像图形分类的数据分析，是过去增进良率的重要方法，但是该方法在奈米级半导体制程的缺陷分析已经很难找到失败的致命缺陷；本创新的核心部份引进IC设计布局图数据、关键区域分析(CriticalAreaAnalysis,CAA)方法、缺陷图案重迭设计布局图、坐标转换校正系统、及缺陷尺寸校正系统，乃是解决取样致命缺陷的重要突破方法及系统。再者，由SEM及光学显微镜的影像图形轮廓量测数据及检测机台产生的缺陷数据，和关键区域分析数据作比较，检测机台的缺陷尺寸、面积数据和SEM及光学显微镜的影像图形轮廓量测尺寸、面积数据有差异，因而造成关键区域分析结果有差异，为解决关键区域分析偏差，必须解决缺陷尺寸偏差问题。例如:缺陷检测机台的缺陷尺寸量测单位当高于布局图形最小尺寸，造成缺陷资料的尺寸和SEM照片的实际缺陷尺寸之偏差问题。此外，在复杂的微缩半导体先进制程里，尤其当光学效应制程窗口(processwindow)愈来愈窄，但IC设计布局图形却以多倍数增加及复杂化时，导致一些跟图形有关的缺陷被侦测出来，其中属于会影响良率的缺陷即是「系统性缺陷」，将会造成极低的良率，但如果此图形是不影响IC设计线路，例如:监控图形，因为不影响良率，即是属于「假性缺陷」(Falsedefect)，但因假性缺陷图形及讯号很明显，常占据大部份的缺陷取样数目比例至90％以上，反而无法真正找到断路或短路型失败的缺陷图形。最后，在缺陷取样部份，除了在同一专利技术人2012年核准的专利号码US8312401B2，用关键区域分析方法得到各个缺陷其缺陷尺寸大小及其坐标偏差范围区域内的设计布局图案之关键区域，计算出断路或短路型失败的缺陷的机率值，即是致命缺陷指数(KillerDefectIndex，KDI)，也就是CAA值；然而，在计算致命缺陷指数(KDI)时，并未将缺陷检测机台承载晶圆的控制马达精准度考虑进去，例如:当一缺陷检测机台移动晶圆时的坐标精准度单位控制为正负W，例如W等于0.05微米时，因此，其所能检测出尺寸为正负0.05微米的倍数；因此可能造成检测出的缺陷影像的尺寸值大于实际尺寸，可能造成致命缺陷指数偏高等问题。因此，基于上述多种技术层面上的考虑，如何克服上述诸多限制，用以提升并改善制造工厂的量产效率，是本领域具有通常知识者努力的目标。
技术实现思路
本专利技术主要目的在于使用IC设计布局图及关键区域分析方法，针对缺陷检测机台所造成的偏差值，输入坐标修正阀值以及缺陷尺寸的校正因子(Calibrationfactor)，实时地修正缺陷检测机台之缺陷数据内容的坐标及缺陷尺寸偏差值，再结合IC设计布局数据，将多个缺陷图形逐一重迭至对应之多个缺陷布局图案，再使用关键区域分析方法取得致命缺陷指数(KDI)。本专利技术使用精准调校过的坐标与缺陷布局图形并结合更高准确度的缺陷尺寸值，故可产生更精准的致命缺陷指数，使得在分析断路或短路型失败缺陷的机率时，能够更加准确且减少误判，成为判别各个缺陷归属于非致命缺陷(Non-killerdefect)或致命缺陷(Killerdefect)的重要工具。根据上述之目的，本专利技术提供一种半导体晶圆的缺陷校正系统，包括存储装置，晶圆制造机台组，晶圆缺陷检测机台及数据处理装置，其中存储装置用以存储集成电路设计图档案，且集成电路设计图档案中配置有复数条线路，晶圆制造机台组，用以将集成电路设计图档案中的该些线路配置在晶圆上，晶圆缺陷检测机台用以扫描晶圆以取得缺陷扫描数据，数据处理装置将缺陷扫描数据转换成具有缺陷文字及影像数据文件并储存于存储装置，其特征在于:数据处理装置撷取一个修正阀值，是从存储装置中撷取修正阀值，其中，修正阀值为对每一个缺陷影像坐标转换至缺陷布局图案的偏差范围区域上的相对坐标位置的修正统计值，修正阀值包括X轴及Y轴的平均坐标精度值及坐标精度的标准偏差值；数据处理装置执行一校正程序，是根据修正阀值，将每一个缺陷影像转换至缺陷布局图案的偏差范围区域的修正阀值坐标上，并储存至存储装置中。根据上述之目的，本专利技术接着提供一种半导体晶圆的缺陷校正系统，包括存储装置，晶圆制造机台组，晶圆缺陷检测机台及数据处理装置，其中存储装置用以存储集成电路设计图档案，且集成电路设计图档案中配置有复数条线路，晶圆制造机台组用以将集成电路设计图档案中的该些线路配置在晶圆上，晶圆缺陷检测机台用以扫描该晶圆以取得缺陷扫描数据，数据处理装置将缺陷扫描数据转换成具有缺陷文字及影像数据文件并储存于存储装置，其特征在于:数据处理装置撷取一个修正阀值，是储存于存储装置中，其中，修正阀值为半导体厂对每一个缺陷影像坐标转换至缺陷布局图案的偏移范围区域上的相对坐标位置的修正统计值，而修正阀值包括X轴及Y轴的平均坐标精度值及坐标精度的标准偏差值；数据处理装置执行一校正程序，是根据修正阀值，将每一个缺陷影像转换至缺陷布局图案的偏移范围区域的修正阀值坐标上，并储存至存储装置中；数据处理装置取得一个校正因子，是将缺陷影像及文字数据文件中同时具有缺陷尺寸及缺陷面积与SEM缺陷尺寸及缺陷面积的这些缺陷进行比对，藉以统计出校正因子；数据处理装置执行一缺陷尺寸校正，是将缺陷影像数据文件中的每一个缺陷尺寸乘上校正因子后，将校正后的缺陷尺寸储存至存储装置中；数据处理装置执行第一重迭程序，是逐一撷取缺陷影像图案的校正后的缺陷尺寸与缺陷面积，并将校正后的缺陷尺寸与缺陷面积重迭至该集成电路设计布局图案的偏移范围区域的修正阀值坐标上；执行关键区域分析，是由数据处理装置根据该缺陷尺寸与缺陷面积重迭在集成电路设计布局图案上，使用关键区域分析方法得到各个缺陷在坐本文档来自技高网...

【技术保护点】
1.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆缺陷校正的方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而每一个缺陷数据至少包括一缺陷坐标、一缺陷尺寸、缺陷面积及缺陷影像图案的强度值；取得所述集成电路设计布局图档案，是由所述数据处理中心取得所述集成电路设计布局图档案，且所述数据处理中心辨识出每一条线路相对一坐标的位置、线路宽度及线路间的距离；执行第一重迭程序，是由所述数据处理中心自所述缺陷影像及文字数据文件中，逐一撷取缺陷影像图案的缺陷坐标、缺陷尺寸与缺陷面积，并根据所述缺陷坐标将所述缺陷尺寸与所述缺陷面积重迭至所述集成电路设计布局图案的一相对坐标上；执行第一关键区域分析，是由所述数据处理中心根据所述缺陷尺寸与所述缺陷面积重迭在所述集成电路设计布局图案上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图案之关键区域，判断出一致命缺陷指数值，其中，所述致命缺陷指数值区分多个不同大小的数值；执行一校正程序，包括:选择至少一个所述致命缺陷指数值；提供一SEM扫描机台，并对被选择的所述致命缺陷指数值所在的每一个缺陷位置重新扫描，以获得一精准的缺陷尺寸及缺陷面积，并储存至所述存储装置中；判断所述些精准的缺陷尺寸及缺陷面积是否为断路型或是短路型的系统性致命缺陷。...

【技术特征摘要】
2017.10.05 TW 1061343921.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆缺陷校正的方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而每一个缺陷数据至少包括一缺陷坐标、一缺陷尺寸、缺陷面积及缺陷影像图案的强度值；取得所述集成电路设计布局图档案，是由所述数据处理中心取得所述集成电路设计布局图档案，且所述数据处理中心辨识出每一条线路相对一坐标的位置、线路宽度及线路间的距离；执行第一重迭程序，是由所述数据处理中心自所述缺陷影像及文字数据文件中，逐一撷取缺陷影像图案的缺陷坐标、缺陷尺寸与缺陷面积，并根据所述缺陷坐标将所述缺陷尺寸与所述缺陷面积重迭至所述集成电路设计布局图案的一相对坐标上；执行第一关键区域分析，是由所述数据处理中心根据所述缺陷尺寸与所述缺陷面积重迭在所述集成电路设计布局图案上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图案之关键区域，判断出一致命缺陷指数值，其中，所述致命缺陷指数值区分多个不同大小的数值；执行一校正程序，包括:选择至少一个所述致命缺陷指数值；提供一SEM扫描机台，并对被选择的所述致命缺陷指数值所在的每一个缺陷位置重新扫描，以获得一精准的缺陷尺寸及缺陷面积，并储存至所述存储装置中；判断所述些精准的缺陷尺寸及缺陷面积是否为断路型或是短路型的系统性致命缺陷。2.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆的缺陷校正的方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂中并根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而每一个缺陷数据至少包括一缺陷坐标、一缺陷尺寸、缺陷面积及缺陷影像图案的强度值；取得所述集成电路设计布局图档案，是由所述数据处理中心取得所述集成电路设计布局图档案，且所述数据处理中心辨识出每一条线路相对一坐标的位置、线路宽度及线路间的距离；执行第一重迭程序，是由所述数据处理中心自所述缺陷影像及文字数据文件中，逐一撷取缺陷影像图案的缺陷坐标、缺陷尺寸与缺陷面积，并根据所述缺陷坐标将所述缺陷尺寸与所述缺陷面积重迭至所述集成电路设计布局图案的一相对坐标上；执行第一关键区域分析，是由所述数据处理中心根据所述缺陷尺寸与所述缺陷面积重迭在所述集成电路设计布局图案上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图案之关键区域，判断出一致命缺陷指数值，其中，所述致命缺陷指数值区分多个不同的数值；执行一校正程序，包括:选择至少一个所述致命缺陷指数值；提供一SEM扫描机，并对被选择的所述致命缺陷指数值所在的每一个缺陷位置重新扫描，以获得一精准的缺陷尺寸及缺陷面积，并储存至所述存储装置中；执行第二重迭程序，是由所述数据处理中心撷取所述精准的缺陷尺寸及缺陷面积，并根据所述缺陷坐标将所述相对精准的缺陷面积重迭至所述集成电路设计布局图案的一相对坐标上；执行第二关键区域分析，是由所述数据处理中心根据所述精准的缺陷尺寸及缺陷面积重迭在所述集成电路设计布局图案上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图案之关键区域，判断出一校正后的致命缺陷指数值，其中，所述校正后的致命缺陷指数值区分多个不同的数值。3.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆的缺陷校正方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而每一个缺陷数据至少包括晶圆坐标原点、缺陷坐标、缺陷尺寸、缺陷面积及缺陷影像图案的强度值；取得所述集成电路设计布局图档案，是由所述数据处理中心取得所述集成电路设计布局图档案，且所述数据处理中心辨识出坐标原点、每一条线路相对一坐标的位置、线路宽度及线路间的距离；执行第一坐标转换程序，是由所述数据处理中心自所述缺陷影像数据文件中，取得一缺陷影像图案的缺陷坐标(X1,Y1)，并根据所述缺陷坐标转换至所述集成电路设计布局图案的一相对第一坐标(X2,Y2)；提供一显示器屏幕，是由数据处理中心根据缺陷影像的坐标位置取得一个缺陷影像附近区域的图像文件，同时再由数据处理中心取得所述缺陷影像在所述集成电路设计布局图相应的坐标位置附近区域的线路布局图档案，并将所述缺陷影像附近区域图像文件及相应所述缺陷影像在所述集成电路设计布局图的坐标位置附近区域的线路布局图档案一起在所述显示器屏幕上显示；标示一第二坐标，是将所述缺陷影像附近区域图像文件上的所述缺陷影像位置在所述集成电路设计布局图相应所述缺陷影像坐标位置附近区域的线路档案上标示所述第二坐标(X2’,Y2’)；取得一校正后的坐标，是当所述集成电路设计布局图上的所述第一坐标(X2,Y2)与所述第二坐标(X2’,Y2’)不在同一坐标位置时，可以取得所述校正后的坐标(X2’-X2,Y2’-Y2)；提供一校正因子(Calibrationfactor)，是将缺陷影像及文字数据文件中同时具有缺陷尺寸及缺陷面积与SEM缺陷尺寸及缺陷面积的这些缺陷进行比对，藉以统计出所述校正因子；执行缺陷尺寸校正，是将所述缺陷影像数据文件中的每一个缺陷尺寸乘上所述校正因子后，将校正后的缺陷尺寸储存至所述存储装置中；执行第一重迭程序，是由所述数据处理中心自所述缺陷影像数据文件中，逐一撷取缺陷影像图案的校正后的缺陷尺寸与缺陷面积，并将所述校正后的缺陷尺寸与所述缺陷面积重迭至所述集成电路设计布局图案的所述校正后的坐标(X2’-X2,Y2’-Y2)；执行第一关键区域分析，是由所述数据处理中心根据所述缺陷尺寸与所述缺陷面积重迭在所述集成电路设计布局图案上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图案之关键区域，判断出一致命缺陷指数值。4.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆的缺陷校正方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而每一个缺陷数据至少包括晶圆坐标原点、缺陷坐标、缺陷尺寸、缺陷面积及缺陷影像图案的强度值；取得所述集成电路设计布局图档案，是由所述数据处理中心取得所述集成电路设计布局图档案，且所述数据处理中心辨识出坐标原点、每一条线路相对一坐标的位置、线路宽度及线路间的距离；执行第一坐标转换程序，是由所述数据处理中心自所述缺陷影像数据文件中，取得一缺陷影像图案的缺陷坐标(X1,Y1)，并根据所述缺陷坐标转换至所述集成电路设计布局图案的一相对第一坐标(X2,Y2)；执行第一坐标校正程序，包括:提供一显示器屏幕，是由数据处理中心根据缺陷影像的坐标位置取得一个缺陷影像附近区域的图像文件，同时再由数据处理中心取得所述缺陷影像在所述集成电路设计布局图相应的坐标位置附近区域的线路布局图档案，并将所述缺陷影像附近区域图像文件及相应所述缺陷影像在所述集成电路设计布局图的坐标位置附近区域的线路布局图档案一起在所述显示器屏幕上显示；标示一第二坐标，是将所述缺陷影像附近区域图像文件上的所述缺陷影像位置在所述集成电路设计布局图相应所述缺陷影像坐标位置附近区域的线路档案上标示所述第二坐标(X2’,Y2’)；取得一校正后的坐标，是当所述集成电路设计布局图上的所述第一坐标(X2,Y2)与所述第二坐标(X2’,Y2’)不在同一坐标位置时，可以取得所述校正后的坐标(X2’-X2,Y2’-Y2)；执行第一重迭程序，是由所述数据处理中心自所述缺陷影像数据文件中，逐一撷取缺陷影像图案的缺陷尺寸与缺陷面积，并将所述缺陷尺寸与所述缺陷面积重迭至所述集成电路设计布局图案的所述校正后的坐标(X2’-X2,Y2’-Y2)；执行第一关键区域分析，是由所述数据处理中心根据所述缺陷尺寸与所述缺陷面积重迭在所述集成电路设计布局图案上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图案之关键区域，判断出一致命缺陷指数值；执行一校正程序，包括:选择至少一个所述致命缺陷指数值；提供一SEM扫描机，并对被选择的所述致命缺陷指数值所在的每一个缺陷位置重新扫描，以获得一相对精准的缺陷尺寸及缺陷面积，并储存至所述存储装置中；执行第二重迭程序，是由所述数据处理中心撷取所述相对精准的缺陷尺寸及缺陷面积，并根据所述缺陷坐标将所述相对精准的缺陷面积重迭至所述集成电路设计布局图案的一相对坐标上；执行第二关键区域分析，是由所述数据处理中心根据所述相对精准的缺陷尺寸及缺陷面积重迭在所述集成电路设计布局图案上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图案之关键区域，判断出一校正后的致命缺陷指数值，其中，所述致命缺陷指数值区分多个不同的数值。5.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆缺陷的校正方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，缺陷文字及影像数据文件包含所述晶圆上的多个第一缺陷数据，而每一个缺陷数据至少包括一缺陷坐标、一缺陷尺寸、缺陷面积及缺陷影像图案的强度值；提供一修正阀值，是储存于所述存储装置中，其中，所述修正阀值为所述半导体厂对每一个缺陷影像坐标转换至缺陷布局图案的偏差范围区域上的相对坐标位置的修正统计值，所述修正阀值包括X轴及Y轴的平均坐标精度值及坐标精度的标准偏差值；执行一校正程序，是由所述数据处理中心根据所述修正阀值，将每一个缺陷影像转换至所述缺陷布局图案的偏差范围区域的所述修正阀值坐标上，并储存至所述存储装置中；提供一校正因子，是将缺陷影像及文字数据文件中同时具有缺陷尺寸及缺陷面积与SEM缺陷尺寸及缺陷面积的这些缺陷进行比对，藉以统计出所述校正因子；执行缺陷尺寸校正，是将所述缺陷影像数据文件中的每一个缺陷尺寸乘上所述校正因子后，将校正后的缺陷尺寸储存至所述存储装置中；执行第一重迭程序，是由所述数据处理中心自所述缺陷影像数据文件中，逐一撷取缺陷影像图案的校正后的缺陷尺寸与缺陷面积，并将所述校正后的缺陷尺寸与所述缺陷面积重迭至所述集成电路设计布局图案的偏移范围区域的所述修正阀值坐标上；执行一关键区域分析，是由所述数据处理中心根据所述缺陷尺寸与所述缺陷面积重迭在所述集成电路设计布局图案上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图案之关键区域，判断出一致命缺陷指数值。6.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆缺陷的校正方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，缺陷文字及影像数据文件包含所述晶圆上的多个第一缺陷数据，而每一个缺陷数据至少包括一缺陷坐标、一缺陷尺寸、缺陷面积及缺陷影像图案的强度值；提供一修正阀值，是储存于所述存储装置中，其中，所述修正阀值为所述半导体厂对每一个缺陷影像坐标转换至缺陷布局图案的偏差范围区域上的相对坐标位置的修正统计值，所述修正阀值包括X轴及Y轴的平均坐标精度值及坐标精度的标准偏差值；执行一校正程序，是由所述数据处理中心根据所述修正阀值，将每一个缺陷影像转换至所述缺陷布局图案的偏移范围区域的所述修正阀值坐标上，并储存至所述存储装置中；执行第一重迭程序，是由所述数据处理中心自所述缺陷影像数据文件中，逐一撷取缺陷影像图案的校正后的缺陷尺寸与缺陷面积，并将所述校正后的缺陷尺寸与所述缺陷面积重迭至所述集成电路设计布局图案的偏差范围区域的所述修正阀值坐标上；执行一关键区域分析，是由所述数据处理中心根据所述缺陷尺寸与所述缺陷面积重迭在所述集成电路设计布局图案上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图案之关键区域，判断出一致命缺陷指数值。7.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆缺陷的校正方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，缺陷文字及影像数据文件包含所述晶圆上的多个第一缺陷数据，而每一个缺陷数据至少包括一缺陷坐标、一缺陷尺寸、缺陷面积及缺陷影像图案的强度值；提供一校正因子，是将缺陷影像及文字数据文件中同时具有缺陷尺寸及缺陷面积与SEM缺陷尺寸及缺陷面积的这些缺陷进行比对，藉以统计出所述校正因子；执行缺陷尺寸校正，是将所述缺陷影像数据文件中的每一个缺陷尺寸乘上所述校正因子后，将校正后的缺陷尺寸储存至所述存储装置中；执行第一重迭程序，是由所述数据处理中心自所述缺陷影像数据文件中，逐一撷取缺陷影像图案的校正后的缺陷尺寸与缺陷面积，并将所述校正后的缺陷尺寸与所述缺陷面积重迭至所述集成电路设计布局图案；执行第一关键区域分析，是由所述数据处理中心根据所述缺陷尺寸与所述缺陷面积重迭在所述集成电路设计布局图案上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图案之关键区域，判断出一致命缺陷指数值。8.如申请专利范围第1至7项所述之智能型半导体晶圆缺陷校正方法，其特征进一步在于，依据每个缺陷的致命缺陷指数大小及缺陷影像图案的强度值大小，对所述些缺陷进行分类。9.如申请专利范围第2项所述之智能型半导体晶圆缺陷校正方法，其特征在于，所述些缺陷分类包括:虚拟图案缺陷、零风险缺陷或致命缺陷。10.如申请专利范围第3项所述之智能型半导体晶圆缺陷校正方法，其特征进一步在于，根据所述分类结果执行一取样，包括将所述些虚拟图案缺陷及零风险缺陷滤除。11.如申请专利范围第3项所述之智能型半导体晶圆缺陷校正方法，其特征进一步在于，根据所述分类结果执行一取样，是通过一设定的致命缺陷指数值以及设定的缺陷影像图案的强度值对致命缺陷进行取样。12.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆缺陷校正的方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，缺陷文字及影像数据文件包含所述晶圆上的多个第一缺陷数据，而每一个缺陷数据至少包括一缺陷坐标、一缺陷尺寸、缺陷面积及缺陷影像图案的强度值；提供一修正阀值，是储存于所述存储装置中，其中，所述修正阀值为所述半导体厂对每一个缺陷影像坐标转换至缺陷布局图案的偏差范围区域上的相对坐标位置的修正统计值，所述修正阀值包括X轴及Y轴的平均坐标精度值及坐标精度的标准偏差值；执行一校正程序，是由所述数据处理中心根据所述修正阀值，将每一个缺陷影像转换至所述缺陷布局图案的偏差范围区域的所述修正阀值坐标上，并储存至所述存储装置中。13.如申请专利范围第5、6或11项所述的智能型半导体晶圆缺陷校正的方法，其特征在于，所述些修正阀值是通过以缺陷SEM图像文件和对应之缺陷布局图案进行手动式、GUI方式或是图形比对匹配校正，取得多个坐标偏差值，再以统计分析取得坐标偏差校正参数。14.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆缺陷坐标转换的校正方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而每一个缺陷数据至少包括晶圆坐标原点、缺陷坐标、缺陷尺寸、缺陷面积及缺陷影像图案的强度值；取得所述缺陷检测机台参数，是由所述数据处理中心取得所述缺陷检测机台的对准参考坐标以及单位尺寸；取得所述集成电路设计布局图档案，是由所述数据处理中心取得所述集成电路设计布局图档案，且所述数据处理中心辨识出坐标原点、每一条线路相对一坐标的位置、线路宽度及线路间的距离及其单位尺寸；取得光罩参数配置文件案，是由所述数据处理中心取得参考点、原点、中心点及单位尺寸；调整单位尺寸，是将取得缺陷影像的单位尺寸、所述集成电路设计布局图案的单位尺寸以及光罩的单位尺寸调整成一致；执行一坐标转换的校正程序，是由所述数据处理中心自所述缺陷影像数据文件中，取得一缺陷影像图案的缺陷坐标(X1,Y1)，并根据所述缺陷坐标转换至所述集成电路设计布局图案的一相对坐标(X2,Y2)。15.如申请专利范围第14项所述的智能型半导体晶圆缺陷坐标转换的校正方法，是于执行所述第一坐标转换程序后，其特征在于，进一步执行一坐标校正程序，包括:提供一显示器屏幕，是由数据处理中心根据缺陷影像的坐标位置取得一个缺陷影像附近区域的图像文件，同时再由数据处理中心取得所述缺陷影像在所述集成电路设计布局图相应的坐标位置附近区域的线路档案，并将所述缺陷影像附近区域图像文件及相应所述缺陷影像在所述集成电路设计布局图的坐标位置附近区域的线路档案一起在所述显示器屏幕上显示；标示一第二坐标，是将所述缺陷影像附近区域图像文件上的所述缺陷影像位置在所述集成电路设计布局图相应所述缺陷影像坐标位置附近区域的线路档案上标示所述第二坐标(X2’,Y2’)；取得一校正后的坐标，是当所述集成电路设计布局图上的所述第一坐标(X2,Y2)与所述第二坐标(X2’,Y2’)不在同一坐标位置时，可以取得所述校正后的坐标(X2’-X2,Y2’-Y2)。16.如申请专利范围第15项所述的智能型半导体晶圆缺陷坐标转换的校正方法，其特征在于，于所述第一坐标校正程序对多个所述缺陷影像进行校正后，取得一X轴及Y轴的平均坐标精度值及坐标精度的标准偏差值(StandardDeviation)。17.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆缺陷坐标转换的校正方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而每一个缺陷数据至少包括晶圆坐标原点、缺陷坐标、缺陷尺寸、缺陷面积及缺陷影像图案的强度值；取得所述集成电路设计布局图档案，是由所述数据处理中心取得所述集成电路设计布局图档案，且所述数据处理中心辨识出坐标原点、每一条线路相对一坐标的位置、线路宽度及线路间的距离；执行第一坐标转换程序，是由所述数据处理中心自所述缺陷影像数据文件中，取得一缺陷影像图案的缺陷坐标(X1,Y1)，并根据所述缺陷坐标转换至所述集成电路设计布局图案的一相对第一坐标(X2,Y2)；执行第一坐标校正程序，包括:提供一显示器屏幕，是由数据处理中心根据缺陷影像的坐标位置取得一个缺陷影像附近区域的图像文件，同时再由数据处理中心取得所述缺陷影像在所述集成电路设计布局图相应的坐标位置附近区域的线路布局图档案，并将所述缺陷影像附近区域图像文件及相应所述缺陷影像在所述集成电路设计布局图的坐标位置附近区域的线路布局图档案一起在所述显示器屏幕上显示；标示一第二坐标，是将所述缺陷影像附近区域图像文件上的所述缺陷影像位置在所述集成电路设计布局图相应所述缺陷影像坐标位置附近区域的线路布局图档案上标示所述第二坐标(X2’,Y2’)；取得一校正后的坐标，是当所述集成电路设计布局图上的所述第一坐标(X2,Y2)与所述第二坐标(X2’,Y2’)不在同一坐标位置时，可以取得所述校正后的坐标(X2’-X2,Y2’-Y2)。18.一种藉由数据处理中心与存储装置来执行智能型半导体晶圆的缺陷校正方法，其特征在于：提供一集成电路设计布局图档案，并储存于所述存储装置中，所述集成电路设计布局图档案中配置复数条线路；执行一晶圆制造程序，是于一半导体厂根据所述集成电路设计布局图档案将所述复数条线路形成在所述晶圆上；执行一晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述些缺陷扫描数据经过所述数据处理中心处理成一缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而每一个缺陷数据至少包括晶圆坐标原点、缺陷坐标、缺陷尺寸、缺陷面积及缺陷影像图案的强度值；取得所述集成电路设计布局图档案，是由所述数据处理中心取得所述集成电路设计布局图档案，且所述数据处理中心辨识出坐标原点、每一条线路相对一坐标的位置、线路宽度及线路间的距离；执行第一坐标转换程序，是由所述数据处理中心自所述缺陷影像数据文件中，取得一缺陷影像图案的缺陷坐标(X1,Y1)，并根据所述缺陷坐标转换至所述集成电路设计布局图案的一相对第一坐标(X2,Y2)；提供一显示器屏幕，是由数据处理中心根据缺陷影像的坐标位置取得一个缺陷影像附近区域的图像文件，同时再由数据处理中心取得所述缺陷影像在所述集成电路设计布局图相应的坐标位置附近区域的线布局图路档案，并将所述缺陷影像附近区域图像文件及相应所述...

【专利技术属性】
技术研发人员：吕一云，
申请(专利权)人：敖翔科技股份有限公司，
类型：发明
国别省市：中国台湾,71