半导体器件及其制作方法技术

本发明专利技术公开了一种半导体器件及其制作方法，本发明专利技术技术方案中，栅介质层以及栅极表面覆盖有第一介质层，可以基于栅极及其表面的第一介质层，在所述衬底内形成轻掺杂漏区以及轻掺杂源区，避免轻掺杂源区与轻掺杂漏区扩散到栅极下方，可以增大轻掺杂源区与轻掺杂漏区之间的距离，避免穿通击穿问题，降低寄生电容，提高操作频率。可以基于所述栅极及其侧壁的第一介质层和第二介质层，在所述衬底内形成源区和漏区，在形成图案化的第二介质层时，由于第一介质层的保护，可以避免图案化第二介质层时导致的过刻蚀问题。而且本发明专利技术技术方案仅需要两层介质层，制作工艺简单，制作成本低。

【技术实现步骤摘要】
半导体器件及其制作方法
本专利技术涉及半导体器件制作
，更具体的说，涉及一种半导体器件及其制作方法。
技术介绍
随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当前人们不可或缺的重要工具。半导体器件是电子设备实现各种功能集成电路的主要元件。随着集成电路集成度的不断提高，半导体器件的尺寸越来越小，这样，半导体器件中，轻掺杂源区与轻掺杂漏区距离越来越接近，使得半导体器件容易发生穿通击穿(punch-through)问题，造成漏电。而且由于轻掺杂源区与轻掺杂漏区会扩散到栅极下方，增加了栅极与源区之间的寄生电容以及与漏区之间的寄生电容，降低了半导体器件的操作频率。为了解决上述问题，现有技术一般先在栅极的侧壁形成第一间隔结构，作为形成轻掺杂源区与轻掺杂漏区的掩膜，这样，可以避免通过离子注入形成轻掺杂源区与轻掺杂漏区时候，轻掺杂源区与轻掺杂漏区扩散到栅极下方，同时，可以增大轻掺杂源区与轻掺杂漏区之间的距离，避免穿通击穿问题，降低寄生电容，提高操作频率；然后再在第一间隔结构表面形成第二间隔结构，作为形成源区和漏区的掩膜，形成源区和漏区。上述现有技术虽然可以避免穿通击穿问题，提高操作频率，但是会发生过刻蚀问题，且制作成本较高。
技术实现思路
有鉴于此，本专利技术技术方案提供了一种半导体器件及其制作方法，在实现避免穿通击穿问题与提高操作频率的同时，避免了过刻蚀问题，且制作成本低。为了实现上述目的，本专利技术提供如下技术方案：一种半导体器件的制作方法，所述制作方法包括：提供一衬底，所述衬底具有第一表面，所述第一表面具有栅介质层，所述栅介质层背离所述衬底的一侧表面具有栅极；形成第一介质层，所述第一介质层覆盖所述栅介质层以及所述栅极；基于所述栅极及其侧壁的第一介质层，朝向所述第一表面进行第一次离子注入，在所述衬底内形成轻掺杂源区以及轻掺杂漏区；形成图案化的第二介质层，所述图案化的第二介质层覆盖位于所述栅极侧壁的第一介质层，露出其他部分的所述第一介质层；基于所述栅极及其侧壁的第一介质层和第二介质层，朝向所述第一表面进行第二次离子注入，在所述衬底内形成源区以及漏区。优选的，在上述制作方法中，所述提供一衬底包括：在衬底的第一表面形成栅介质层；在所述栅介质层上形成浅沟槽，所述浅沟槽延伸至所述衬底内；在所述浅沟槽内填充介质材料，形成浅沟槽隔离结构；在所述栅介质层背离所述衬底的一侧表面形成栅极；其中，所述第一介质层覆盖所述浅沟槽隔离结构的表面。优选的，在上述制作方法中，所述形成图案化的第二介质层包括：形成未图案化的第二介质层，所述第二介质层覆盖所述第一介质层；图案化所述第二介质层，保留所述第二介质层位于所述栅极侧壁的部分，去除其他部分的所述第二介质层。优选的，在上述制作方法中，所述第一介质层为二氧化硅。优选的，在上述制作方法中，所述第二介质层为氮化硅。优选的，在上述制作方法中，在平行于所述第一表面的方向上，所述栅极位于所述轻掺杂漏区与所述轻掺杂源区之间；在垂直于所述第一表面的方向上，所述栅极与所述轻掺杂漏区与所述轻掺杂源区均不交叠。本专利技术还提供了一种半导体器件，所述半导体器件包括：衬底，所述衬底具有第一表面；覆盖所述第一表面的栅介质层；设置在所述栅介质层背离所述衬底一侧表面的栅极；覆盖所述栅极以及所述栅介质层的第一介质层；基于所述栅极及其侧壁的第一介质层，形成于所述衬底内的轻掺杂源区以及轻掺杂漏区；覆盖位于所述栅极侧壁的第一介质层的第二介质层，所述第二介质层露出其他部分的所述第一介质层；基于所述栅极及其侧壁的第一介质层和第二介质层，形成于所述衬底内的源区以及漏区。优选的，在上述半导体器件中，所述第一介质层为二氧化硅。优选的，在上述半导体器件中，所述第二介质层为氮化硅。优选的，在上述半导体器件中，在平行于所述第一表面的方向上，所述栅极位于所述轻掺杂漏区与所述轻掺杂源区之间；在垂直于所述第一表面的方向上，所述栅极与所述轻掺杂漏区与所述轻掺杂源区均不交叠。通过上述描述可知，本专利技术技术方案提供的半导体器件及其制作方法中，栅介质层以及栅极表面覆盖有第一介质层，可以基于栅极及其表面的第一介质层，在所述衬底内形成轻掺杂漏区以及轻掺杂源区，避免轻掺杂源区与轻掺杂漏区扩散到栅极下方，可以增大轻掺杂源区与轻掺杂漏区之间的距离，避免穿通击穿问题，降低寄生电容，提高操作频率。可以基于所述栅极及其侧壁的第一介质层和第二介质层，在所述衬底内形成源区和漏区，在形成图案化的第二介质层时，由于第一介质层的保护，可以避免图案化第二介质层时导致的过刻蚀问题。而且本专利技术技术方案仅需要两层介质层，制作工艺简单，制作成本低。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1-图7为一种半导体器件的制作方法的工艺流程图；图8-图13为本专利技术实施例提供的一种半导体器件的制作方法的工艺流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参考图1-图7，图1-图7为一种半导体器件的制作方法的工艺流程图，该制作方法包括：首先，如图1所示提供一衬底11，在衬底11上形成氮化硅层14。该衬底11具有第一表面，第一表面覆盖有栅介质层12，栅介质层12表面具有栅极G1，栅极G1表面具有二氧化硅层13。一般栅极G1为硅材料，故可以通过热氧化工艺直接氧化栅极G1表面，形成二氧化硅层13。其中，氮化硅层14覆盖栅介质层12以及二氧化硅层13。栅介质层12表面内形成有浅沟槽隔离结构STI1，浅沟槽隔离结构STI1贯穿栅介质层12，且延伸至衬底11内。栅介质层12露出浅沟槽隔离结构STI1。氮化硅层14覆盖浅沟槽隔离结构STI1。然后，如图2所示，刻蚀氮化硅层14，去除栅介质层12表面、浅沟槽隔离结构STI1表面以及栅极G1顶面的氮化硅层14，同时去除栅极G1顶面的二氧化硅层13。氮化硅材料的表面应力较大，附着力较差，容易脱落，不容易直接在硅材料的栅极G1表面生长，通过二氧化硅层13可以保证氮化硅层14的附着稳定性。再如图3所示，通过第一次离子注入形成轻掺杂源区LDS1以及轻掺杂漏区LDD1，由于栅极G1侧壁具有二氧化硅层13以及氮化硅层14，可以避免轻掺杂源区LDS1以及轻掺杂漏区LDD1扩散到栅极G1下方，可以增大轻掺杂源区LDS1以及轻掺杂漏区LDD1之间间距，避免穿通击穿问题，降低寄生电容，提高操作频率。可以预见的，由于热扩散，通过第一次离子注入后，轻掺杂源区LDS1以及轻掺杂漏区LDD1均会向靠近栅极G1的方向扩散，以使得轻掺杂源区LDS1靠近栅极G1的边界与栅极G1的边界齐平，轻掺杂漏区LDD1靠近栅极G1的边界与栅极G1的边界齐平。再如图4所示，形成二氧化硅层15，二氧化硅本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：提供一衬底，所述衬底具有第一表面，所述第一表面具有栅介质层，所述栅介质层背离所述衬底的一侧表面具有栅极；形成第一介质层，所述第一介质层覆盖所述栅介质层以及所述栅极；基于所述栅极及其侧壁的第一介质层，朝向所述第一表面进行第一次离子注入，在所述衬底内形成轻掺杂源区以及轻掺杂漏区；形成图案化的第二介质层，所述图案化的第二介质层覆盖位于所述栅极侧壁的第一介质层，露出其他部分的所述第一介质层；基于所述栅极及其侧壁的第一介质层和第二介质层，朝向所述第一表面进行第二次离子注入，在所述衬底内形成源区以及漏区。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：提供一衬底，所述衬底具有第一表面，所述第一表面具有栅介质层，所述栅介质层背离所述衬底的一侧表面具有栅极；形成第一介质层，所述第一介质层覆盖所述栅介质层以及所述栅极；基于所述栅极及其侧壁的第一介质层，朝向所述第一表面进行第一次离子注入，在所述衬底内形成轻掺杂源区以及轻掺杂漏区；形成图案化的第二介质层，所述图案化的第二介质层覆盖位于所述栅极侧壁的第一介质层，露出其他部分的所述第一介质层；基于所述栅极及其侧壁的第一介质层和第二介质层，朝向所述第一表面进行第二次离子注入，在所述衬底内形成源区以及漏区。2.根据权利要求1所述的制作方法，其特征在于，所述提供一衬底包括：在衬底的第一表面形成栅介质层；在所述栅介质层上形成浅沟槽，所述浅沟槽延伸至所述衬底内；在所述浅沟槽内填充介质材料，形成浅沟槽隔离结构；在所述栅介质层背离所述衬底的一侧表面形成栅极；其中，所述第一介质层覆盖所述浅沟槽隔离结构的表面。3.根据权利要求1所述的制作方法，其特征在于，所述形成图案化的第二介质层包括：形成未图案化的第二介质层，所述第二介质层覆盖所述第一介质层；图案化所述第二介质层，保留所述第二介质层位于所述栅极侧壁的部分，去除其他部分的所述第二介质层。4.根据权利要求1所述的制作...

【专利技术属性】
技术研发人员：赵东光，占琼，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42