半导体元件的制造方法技术

一种半导体元件的制造方法，包括将第一半导体基板通过一绝缘层结合在第二半导体基板上，及蚀刻第一半导体基板以形成鳍的上部，其中绝缘层的第一部分通过蚀刻第一半导体基板而曝露。保护层通过使用原子层沉积制程而沉积于鳍上部上方及绝缘层的第一部分的顶表面上方。蚀刻位于鳍上部的顶表面上方及绝缘层的第一部分的顶表面上方的保护层的第一部分，其中保护层的第二部分保留在鳍上部的侧壁上。绝缘层的第一部分被蚀刻，绝缘层的第二部分保留在鳍上部下。蚀刻第二半导体基板以在绝缘层的第二部分下形成鳍底部。

Manufacturing Method of Semiconductor Components

A manufacturing method of a semiconductor element includes combining a half conductor substrate on a second semiconductor substrate through an insulating layer and etching the first semiconductor substrate to form the upper part of the fin, in which the first part of the insulating layer is exposed by etching the first semiconductor substrate. The protective layer is deposited above the upper fin and above the top surface of the first part of the insulating layer by using the atomic layer deposition process. The first part of the protective layer etched above the top surface of the upper fin and the top surface of the first part of the insulating layer, in which the second part of the protective layer is retained on the side wall of the upper fin. The first part of the insulating layer is etched, and the second part of the insulating layer is retained above and below the fin. The second semiconductor substrate is etched to form a fin bottom under the second part of the insulating layer.

【技术实现步骤摘要】
半导体元件的制造方法
本揭露是关于一种半导体元件的制造方法。
技术介绍
半导体工业已发展进入追求更高元件密度、更高效能，及更低成本的纳米技术制程节点。随着此发展的发生，源自制造及设计问题的挑战已导致三维设计的发展，如鳍式场效晶体管(fin-likefieldeffecttransistor；FinFET)元件。典型的鳍式场效晶体管元件是利用从基板突出的薄“鳍”(或鳍式结构)制造而成。鳍通常包括硅及形成晶体管元件的主体。晶体管通道形成于此垂直鳍中。栅极提供于鳍上方(例如，包裹鳍)。此类栅极允许更多的通道控制。鳍式场效晶体管元件的其他优势包括减少的短通道效应及更高的电流。然而，随着鳍式场效晶体管元件按比例缩小，缩小鳍宽度的风险是此可能导致短通道效应，从而导致严重的迁移率退化。因此，为便于在维持可接受效能的同时按比例缩放互补金氧半导体尺寸，现需要增大载流子半导体材料中的载流子迁移率。
技术实现思路
本揭露的一实施例提供了一方法，包括将第一半导体基板通过一绝缘层结合在第二半导体基板上，绝缘层位于第一半导体基板与第二半导体基板之间，及蚀刻第一半导体基板以形成鳍的上部，其中绝缘层的第一部分通过蚀刻第一半导体基板而曝露。保护层通过使用原子层沉积制程而沉积于鳍上部上方及绝缘层的第一部分的顶表面上方。蚀刻位于鳍上部的顶表面上方及绝缘层的第一部分的顶表面上方的保护层的第一部分，其中保护层的第二部分保留在鳍上部的侧壁上。绝缘层的第一部分被蚀刻，其中绝缘层的第二部分保留在鳍上部下。蚀刻第二半导体基板以在绝缘层的第二部分下形成鳍底部。附图说明本揭露的态样在结合附图阅读以下详细说明时得以最清晰地理解。应注意，依据产业中的标准实务，各种特征并非按比例绘制。事实上，各种特征的尺寸可任意增大或减小，以便于论述明晰。图1至图20是根据本揭露的各种实施例的一有鳍半导体结构在各个制造阶段的透视图；图21及图22是通过本揭露的不同蚀刻制程制造而成的鳍的示意图。具体实施方式以下揭示案提供众多不同实施例或实例以用于实施本案提供标的物的不同特征。下文描述组件及配置的特定实例以简化本揭露。当然，此仅是实例，并非意欲限制。例如，下文描述中第一特征于第二特征上方或之上的形成可包括第一特征与第二特征直接接触而形成的实施例，及亦可包括第一特征与第二特征之间可能形成额外特征，以使得第一特征与第二特征不可直接接触的实施例。此外，本揭露可在各种实例中重复元件符号及/或字母。此重复是以简单与明晰为目的，且其自身不规定本文论述的各种实施例及/或配置之间的关系。而且，为便于描述，本案可能使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等等的空间相对术语，以描述一个元件或特征与另一(或更多个)元件或特征的关系，如附图中所示。除附图中绘示的定向之外，空间相对术语意欲包括元件在使用或操作中的不同定向。设备可能以其他方式定向(旋转90度或其他定向)，且本案所使用的空间相对描述词可相应地作类似理解。鳍可通过任何适合方法得以图案化。例如，鳍可通过使用一或更多个光微影术制程，包括双图案化或多图案化制程。一般而言，双图案化或多图案化制程组合光微影术与自对准制程，允许产生具有例如某种间距的图案，这些间距小于通过使用单一直接的光微影术制程可另外获得的间距。例如，在一个实施例中，牺牲层形成于基板上，且通过使用光微影术制程而经图案化。间隔物通过使用自对准制程而形成于图案化的牺牲层旁。牺牲层随后被移除，且剩余间隔物可随后用以图案化这些鳍。图1至图20是根据本揭露的各种实施例的一有鳍半导体结构在各个制造阶段的透视图及横截面视图。诸如鳍式场效晶体管元件的有鳍半导体结构可通过使用互补金氧半导体(complementarymetal-oxide-semiconductor；CMOS)技术制程制造而成。因此，应理解，可在制造之前、期间，及之后提供额外制程，及进一步地，一些制程可仅在本案中简述。此外，图1至图20是得以简化以便更好地理解本揭露原理。参看图1，制造始于在第一半导体基板100上形成第一氧化层102。在一些实施例中，第一半导体基板100包括晶体硅材料，及及第一氧化层102是氧化硅层。应理解，在替代性实施例中，第一半导体基板100可包括其他适合的材料。第一半导体基板100有定向在(100)晶面上的一表面。选择具有定向在(100)晶面上的一表面的第一半导体基板100是因为在硅基板表面定向在(100)晶面上时，硅基板与氧化硅层之间的表面状态密度最小。平面是由“米勒指数”方法所界定，此方法提供在硅晶体中指定平面与方向的一方法。通过“米勒指数”分类的定向是(100)、(011)、(110)，及(111)。晶圆定向根据晶圆表面平行于哪个定向平面来分类。表面可能并非精确平行，而是略有不同，且此差异被称作位移角或偏角定向。晶体定向与半径之间的关系可通过凹口或切割至晶圆内的平面标注。请参看图2。取决于设计需求(例如，p型基板或n型基板)，第一半导体基板100可包含各种经掺杂的区域。在一些实施例中，经掺杂的区域可能掺杂有p型或n型掺杂剂。例如，经掺杂的区域可能掺杂有p型掺杂剂，比硼或BF2；n型掺杂剂，如磷或砷；及/或上述各者的组合。制造包括执行一或更多个掺杂制程，如布植制程，以在第一半导体基板100中形成相对型的井。在一些实施例中，第一半导体基板100是N型基板，且执行P型掺杂制程以在第一半导体基板100中形成P型井104。N型井106的一部分在掺杂制程期间受遮罩108保护。P型井104与N型井106在第一半导体基板100中形成之后，移除遮罩。请参看图3。第二半导体基板结合至第一半导体基板100上。第二半导体基板110包括晶体硅材料。应理解，在替代性实施例中，第二半导体基板110可包括其他适合的材料。第二半导体基板110有定向在一晶面上的一表面，此晶面不同于(100)晶面。亦即，第一半导体基板100与第二半导体基板110定向在不同晶面上。例如，第一半导体基板100有诸如在第一晶面上定向的主表面101的一表面，此第一晶面如晶面(100)，及第二半导体基板110有诸如在第二晶面上定向的主表面111的一表面，其中第二晶面不同于第一晶面。在第一晶面上定向的表面(例如，主表面101)大体上平行于在第二晶面上定向的表面(例如，主表面111)。在一些实施例中，第二晶面是(111)晶面，或旋转45度的(100)晶面。在一些实施例中，第二氧化层112形成在第二半导体基板110的一表面上，及第一半导体基板100与第二半导体基板110在形成第一与第二氧化层102、112的表面处结合。第一及第二氧化层102、112组合及成为结合第一半导体基板100与第二半导体基板110的绝缘层120。绝缘层120安置在第一半导体基板100与第二半导体基板110之间并桥接第一半导体基板100与第二半导体基板110，以使得第一半导体基板100与第二半导体基板110之间介面均匀，且没有特殊晶面。因此，可防止不同定向之间的介面处出现缺陷。在一些实施例中，绝缘层120的厚度处于自约5nm至约10nm的范围中。若绝缘层120的厚度小于约5nm，则第一半导体基板100难以与第二半导体基板110结合。反之，若绝缘层120的厚度大本文档来自技高网...

【技术保护点】
1.一种半导体元件的制造方法，其特征在于包括以下步骤：将一第一半导体基板通过一绝缘层结合至一第二半导体基板，该绝缘层位于该第一半导体基板与该第二半导体基板之间；蚀刻该第一半导体基板以形成一鳍的一上部，其中该绝缘层的一第一部分通过蚀刻该第一半导体基板而曝露；通过使用一原子层沉积制程而沉积一保护层于该鳍的该上部上及该绝缘层的该第一部分的一顶表面上；蚀刻位于该鳍的该上部的一顶表面上及该绝缘层的该第一部分的该顶表面上的该保护层的一第一部分，其中该保护层的一第二部分保留在该鳍的该上部的一侧壁上；蚀刻该绝缘层的该第一部分，其中该绝缘层的一第二部分保留在该鳍的该上部下方；以及蚀刻该第二半导体基板以在该绝缘层的该第二部分下方形成该鳍的一底部。

【技术特征摘要】
2017.09.28 US 62/565,020;2018.09.25 US 16/141,5091.一种半导体元件的制造方法，其特征在于包括以下步骤：将一第一半导体基板通过一绝缘层结合至一第二半导体基板，该绝缘层位于该第一半导体基板与该第二半导体基板之间；蚀刻该第一半导体基板以形成一鳍的一上部，其中该绝缘层的一第...

【专利技术属性】
技术研发人员：郭书豪，张容浩，黄昭宪，林立德，江国诚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71