集成扇出型封装及其形成方法技术

本发明专利技术实施例公开多种集成扇出型封装及其形成方法。一种集成扇出型封装包括第一半导体芯片、多个集成扇出型穿孔、包封层及重布线层结构。所述第一半导体芯片包括散热层，且所述散热层覆盖第一半导体芯片的第一表面的至少百分之三十。所述集成扇出型穿孔位于第一半导体芯片旁边。所述包封层包封集成扇出型穿孔。所述重布线层结构位于第一半导体芯片的第一侧且热连接到第一半导体芯片的散热层。

Integrated Fan-Out Packaging and Its Formation Method

The embodiment of the invention discloses a variety of integrated fan-out packaging and its forming methods. An integrated fan-out packaging includes a first semiconductor chip, multiple integrated fan-out perforations, a wrapping layer and a re-wiring layer structure. The first semiconductor chip includes a heat dissipation layer which covers at least 30% of the first surface of the first semiconductor chip. The integrated fan-out type perforation is located next to the first semiconductor chip. The encapsulation layer encapsulates an integrated fan-out perforation. The heavy wiring layer structure is located on the first side of the first semiconductor chip and is thermally connected to the heat dissipation layer of the first semiconductor chip.

【技术实现步骤摘要】
集成扇出型封装及其形成方法
本专利技术实施例是涉及一种集成扇出型封装及其形成方法。
技术介绍
近年来，由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度持续提高，半导体行业已经历了快速成长。在很大程度上，集成密度的这种提高来自于最小特征大小(minimumfeaturesize)的连续减小，这使得在给定区域中能够集成有更多组件。与先前的封装相比，这些较小的电子组件也需要占据较小面积的较小的封装。半导体封装类型的实例包括方形扁平封装(quadflatpackages，QFP)、针格阵列(pingridarray，PGA)封装、球格阵列(ballgridarray，BGA)封装、倒装芯片(flipchip，FC)、三维集成电路(three-dimensionalintegratedcircuit，3DIC)、芯片级封装(waferlevelpackage，WLP)及叠层封装(packageonpackage，PoP)装置等。目前，集成扇出型封装因其紧凑性(compactness)而变得越来越流行。然而，散热(heatdissipation)是各种封装的挑战。
技术实现思路
本文档来自技高网...

【技术保护点】
1.一种集成扇出型封装，其特征在于，包括：第一半导体芯片，包括散热层，所述散热层覆盖所述第一半导体芯片的第一表面的至少百分之三十；多个集成扇出型穿孔，位于所述第一半导体芯片旁边；包封层，包封所述多个集成扇出型穿孔；以及重布线层结构，位于所述第一半导体芯片的第一侧且热连接到所述第一半导体芯片的所述散热层。

【技术特征摘要】
2017.09.28 US 62/565,065;2018.01.22 US 15/876,2271.一种集成扇出型封装，其特征在于，包括：第一半导体芯...

【专利技术属性】
技术研发人员：郑心圃，陈岱璋，陆湘台，刘献文，林志贤，洪士庭，庄博尧，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71