半导体器件及其形成方法技术

本公开涉及半导体器件及其形成方法，该方法包括：在衬底上依次形成半导体器件的体区域及源区域；对源区域、体区域及衬底依次进行刻蚀处理，形成沟槽；在刻蚀后的源区域及所述沟槽的表面上形成第一多晶硅层；对第一多晶硅层进行刻蚀处理，以在沟槽的底部形成第二多晶硅层；对源区域、沟槽的侧壁进行氧化处理以形成第一栅氧化层，并对第二多晶硅层进行氧化处理以形成第二栅氧化层；在氧化处理后的沟槽中形成第三多晶硅层，以形成半导体器件的栅结构。本公开通过以上工艺流程，形成高可靠性的双栅氧结构，可以降低半导体器件多晶硅栅与外延层之间的电场以及降低多晶硅栅和半导体器件的漏极之间的寄生电容，从而提高半导体器件的可靠性。

Semiconductor devices and their formation methods

The present disclosure relates to semiconductor devices and their forming methods, which include: forming body region and source region of semiconductor devices in turn on substrates; etching source region, body region and substrates in turn to form grooves; forming a first polycrystalline silicon layer on the source region and the surface of the grooves after etching; and etching the first polycrystalline silicon layer to form the bottom of the grooves. The second polysilicon layer is formed in the part; the side walls of the source region and grooves are oxidized to form the first gate oxide layer, and the second polysilicon layer is oxidized to form the second gate oxide layer; the third polysilicon layer is formed in the groove after oxidation to form the gate structure of semiconductor devices. Through the above process flow, a high reliability double gate oxygen structure is formed, which can reduce the electric field between the polycrystalline silicon gate and the epitaxial layer of the semiconductor device and the parasitic capacitance between the polycrystalline silicon gate and the drain of the semiconductor device, thereby improving the reliability of the semiconductor device.

【技术实现步骤摘要】
半导体器件及其形成方法
本公开涉及半导体工艺
，尤其涉及一种半导体器件及其形成方法。
技术介绍
目前的半导体器件，很多都是采用单栅氧化层(Singlegate)结构，即栅区只有一种氧化层厚度。但是，采用单栅氧化层的结构会造成半导体器件的多晶硅栅与衬底之间的电场强度过高及多晶硅栅和半导体器件的漏极之间的寄生电容过大，从而影响半导体器件的可靠性。因此，急需提出一种新的半导体器件，以解决多晶硅栅与衬底之间的电场强度过高的问题，从而提高半导体器件的可靠性。
技术实现思路
有鉴于此，本公开提出了一种半导体器件及其形成方法，以解决半导体器件中多晶硅栅与衬底之间的电场强度过高及多晶硅栅和半导体器件的漏极之间的寄生电容过大的问题，从而提高半导体器件的可靠性。根据本公开的一个方面，提出了一种半导体器件的形成方法，所述方法包括：在衬底上依次形成半导体器件的体区域及源区域；对所述源区域、所述体区域及所述衬底依次进行刻蚀处理，形成沟槽，所述沟槽包括底部及相对的侧壁；在刻蚀后的源区域及所述沟槽的表面上形成第一多晶硅层；对所述第一多晶硅层进行刻蚀处理，以在所述沟槽的底部形成第二多晶硅层；对所述源区域、所述沟槽的侧壁进行氧化处理以形成第一栅氧化层，并对所述第二多晶硅层进行氧化处理以形成第二栅氧化层，其中，所述第一栅氧化层的厚度小于所述第二栅氧化层的厚度；在氧化处理后的沟槽中形成第三多晶硅层，以形成半导体器件的栅结构；其中，所述衬底的材料为SiC。在一种可能的实施方式中，所述对所述源区域、所述体区域及所述衬底依次进行刻蚀处理，形成沟槽，包括：在所述源区域上依次形成介质层及光刻胶层；对所述光刻胶层进行光刻处理，形成刻蚀区域；根据所述刻蚀区域，对所述介质层、所述源区域、所述体区域及所述衬底依次进行刻蚀处理，形成沟槽；去除所述光刻胶层及所述介质层。在一种可能的实施方式中，在对所述源区域、所述体区域及所述衬底材料依次进行刻蚀处理，形成沟槽的步骤之后，所述方法还包括：在所述源区域及所述沟槽的表面上形成第一氧化层；去除所述第一氧化层。在一种可能的实施方式中，在刻蚀后的源区域及所述沟槽的表面上形成第一多晶硅层的步骤之前，所述方法还包括：在刻蚀后的源区域及所述沟槽上形成第二氧化层，其中，在刻蚀后的源区域及所述沟槽的表面上形成第一多晶硅层，包括：在所述第二氧化层上形成所述第一多晶硅层，在对所述第一多晶硅层进行刻蚀处理，以在所述沟槽的底部形成第二多晶硅层的步骤之后，所述方法还包括：去除所述第二氧化层中未被所述第二多晶硅层遮挡的部分。在一种可能的实施方式中，所述在氧化处理后的沟槽中形成第三多晶硅层，以形成半导体器件的栅结构，包括：在所述第一栅氧化层及所述第二栅氧化层上形成第四多晶硅层；对所述第四多晶硅层进行刻蚀处理或化学机械研磨处理，以在氧化处理后的沟槽中形成所述第三多晶硅层。在一种可能的实施方式中，所述体区域及所述源区域为对衬底进行离子注入形成的区域，所述体区域及所述源区域注入的离子类型不同，所述体区域厚度为0.5μm～3μm，所述源区域的厚度为0.1μm～1.0μm，所述第一多晶硅层的厚度为0.2μm～2μm，所述第二多晶硅层的厚度为0.05μm～0.3μm，所述第一栅氧化层的厚度为0.03μm～0.1μm，所述第二栅氧化层的厚度为0.1μm～0.5μm。在一种可能的实施方式中，所述介质层为二氧化硅或氮化硅，所述介质层的厚度为0.02μm～0.2μm，所述光刻胶层的厚度为0.7μm～3μm。在一种可能的实施方式中，所述衬底的材料包括碳化硅，所述第一氧化层、所述第二氧化层分别包括二氧化硅，所述第一氧化层、所述第二氧化层的厚度分别为0.01μm～0.1μm，其中，所述第四多晶硅层的厚度为0.2μm～2μm。在一种可能的实施方式中，所述第一多晶硅层包括无掺杂多晶硅或轻掺杂多晶硅。根据本公开的另一方面，提出了一种半导体器件，所述半导体器件是根据所述的半导体器件形成方法形成的。根据本公开的半导体器件形成方法，通过在SiC衬底上形成体区域及源区域，对所述源区域、所述体区域及所述衬底依次进行刻蚀处理，形成沟槽，在源区域及沟槽上形成第一多晶硅层，对所述第一多晶硅层进行刻蚀处理，以在所述沟槽的底部形成第二多晶硅层，对所述源区域、所述沟槽的侧壁进行氧化处理以形成第一栅氧化层，并对所述第二多晶硅层进行氧化处理以形成第二栅氧化层，在氧化处理后的沟槽中形成第三多晶硅层，以形成半导体器件的栅结构。本公开利用碳化硅氧化速率比多晶硅氧化速率慢的特性，通过以上工艺流程，形成高可靠性的双栅氧结构，可以降低半导体器件多晶硅栅与外延层之间的电场以及降低多晶硅栅和半导体器件的漏极之间的寄生电容，从而提高半导体器件的可靠性。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。附图说明包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。图1示出了根据本公开一实施方式的半导体器件的形成方法的示意图。图2a-图2p示出了根据本公开一实施方式的半导体器件结构的工艺流程的示意图。具体实施方式以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。为了解决多晶硅栅与衬底之间的电场强度过高及多晶硅栅和半导体器件的漏极之间的寄生电容过大的问题，本公开提出了一种半导体器件的形成方法，以在碳化硅沟槽式场效应晶体管(SiCTrenchMOSFET)工艺中形成双栅氧化层(dualgate)，在沟槽(Trench)底部形成较厚的氧化层，从而降低多晶硅栅与外延层之间的电场以及降低多晶硅栅和半导体器件的漏极之间的寄生电容，提高器件的可靠性。请参阅图1，图1示出了根据本公开一实施方式的半导体器件的形成方法的示意图。如图1所示，所述方法包括：步骤S110，在衬底上依次形成半导体器件的体区域及源区域；步骤S120，对所述源区域、所述体区域及所述衬底依次进行刻蚀处理，形成沟槽，所述沟槽包括底部及相对的侧壁；步骤S130，在刻蚀后的源区域及所述沟槽的表面上形成第一多晶硅层；步骤S140，对所述第一多晶硅层进行刻蚀处理，以在所述沟槽的底部形成第二多晶硅层；步骤S150，对所述源区域、所述沟槽的侧壁进行氧化处理以形成第一栅氧化层，并对所述第二多晶硅层进行氧化处理以形成第二栅氧化层，其中，所述第一栅氧化层的厚度小于所述第二栅氧化层的厚度；步骤S160，在氧化处理后的沟槽中形成第三多晶硅层，以形成半导体器件的栅结构。其中，所述衬底的材料为SiC。根据本公开的半导体器件形成方法，通过在SiC衬底上形成体区域及源区域，对所述源区域、所述体区域及所述衬底依次进行刻蚀处本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，所述方法包括：在衬底上依次形成半导体器件的体区域及源区域；对所述源区域、所述体区域及所述衬底依次进行刻蚀处理，形成沟槽，所述沟槽包括底部及相对的侧壁；在刻蚀后的源区域及所述沟槽的表面上形成第一多晶硅层；对所述第一多晶硅层进行刻蚀处理，以在所述沟槽的底部形成第二多晶硅层；对所述源区域、所述沟槽的侧壁进行氧化处理以形成第一栅氧化层，并对所述第二多晶硅层进行氧化处理以形成第二栅氧化层，其中，所述第一栅氧化层的厚度小于所述第二栅氧化层的厚度；在氧化处理后的沟槽中形成第三多晶硅层，以形成半导体器件的栅结构；其中，所述衬底的材料为SiC。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，所述方法包括：在衬底上依次形成半导体器件的体区域及源区域；对所述源区域、所述体区域及所述衬底依次进行刻蚀处理，形成沟槽，所述沟槽包括底部及相对的侧壁；在刻蚀后的源区域及所述沟槽的表面上形成第一多晶硅层；对所述第一多晶硅层进行刻蚀处理，以在所述沟槽的底部形成第二多晶硅层；对所述源区域、所述沟槽的侧壁进行氧化处理以形成第一栅氧化层，并对所述第二多晶硅层进行氧化处理以形成第二栅氧化层，其中，所述第一栅氧化层的厚度小于所述第二栅氧化层的厚度；在氧化处理后的沟槽中形成第三多晶硅层，以形成半导体器件的栅结构；其中，所述衬底的材料为SiC。2.根据权利要求1所述的方法，其特征在于，所述对所述源区域、所述体区域及所述衬底依次进行刻蚀处理，形成沟槽，包括：在所述源区域上依次形成介质层及光刻胶层；对所述光刻胶层进行光刻处理，形成刻蚀区域；根据所述刻蚀区域，对所述介质层、所述源区域、所述体区域及所述衬底依次进行刻蚀处理，形成沟槽；去除所述光刻胶层及所述介质层。3.根据权利要求1或2所述的方法，其特征在于，在对所述源区域、所述体区域及所述衬底材料依次进行刻蚀处理，形成沟槽的步骤之后，所述方法还包括：在所述源区域及所述沟槽的表面上形成第一氧化层；去除所述第一氧化层。4.根据权利要求3所述的方法，其特征在于，在刻蚀后的源区域及所述沟槽的表面上形成第一多晶硅层的步骤之前，所述方法还包括：在刻蚀后的源区域及所述沟槽上形成第二氧化层，其中，在刻蚀后的源区域及所述沟槽的表面上形成第一多晶硅层，包括：在所述第二氧化层上形成所述第一多晶硅层，在对所述第一多晶...

【专利技术属性】
技术研发人员：黄海涛，张永熙，陈伟，
申请(专利权)人：上海颛芯企业管理咨询合伙企业有限合伙，
类型：发明
国别省市：上海,31