半导体器件栅极高度平坦化方法技术

本发明专利技术涉及一种半导体器件栅极高度平坦化方法，涉及半导体集成电路制造技术，包括：在所述有源区上形成多晶硅栅，然后进行组件增强工艺，其中，所述多晶硅栅由多晶硅、位于多晶硅上的多晶硅栅掩模层以及侧墙共同构成；在所述多晶硅栅的表面形成硬质掩模层，然后回填氧化硅介电层；进行第一次化学机械研磨，停止在所述硬质掩模层；沉积非晶硅薄膜；进行第二次化学机械研磨至所述非晶硅薄膜平坦化；以及以刻蚀工艺选定无选择性蚀刻方式进行回蚀；以有效控制栅极高度的一致性，提高组件电性与工艺窗口。

【技术实现步骤摘要】
半导体器件栅极高度平坦化方法
本专利技术涉及半导体集成电路制造技术，尤其涉及一种半导体器件栅极高度平坦化方法。
技术介绍
在半导体集成电路制造中，特别是现行先进逻辑芯片工艺中，为了增加组件电性性能，例，会于pFET/nFET额外进行相应的电性增强工艺。这些电性增强工艺会直接影响到后续各种不同组件间栅极高度，造成不同组件间栅极高度的不同，而影响组件电性与工艺窗口。因此，急需一种栅极高度平坦化方法，有效控制栅极高度的一致性。
技术实现思路
本专利技术的目的在于提供一种半导体器件栅极高度平坦化方法，以有效控制栅极高度的一致性，提高组件电性与工艺窗口。本专利技术提供的半导体器件栅极高度平坦化方法，包括：步骤S1，在所述有源区上形成多晶硅栅，然后进行组件增强工艺，其中，所述多晶硅栅由多晶硅、位于多晶硅上的多晶硅栅掩模层以及侧墙共同构成；步骤S2，在所述多晶硅栅的表面形成硬质掩模层，然后回填氧化硅介电层；步骤S3，进行第一次化学机械研磨，停止在所述硬质掩模层；步骤S4，沉积非晶硅薄膜；步骤S5，进行第二次化学机械研磨至所述非晶硅薄膜平坦化；以及步骤S6，以刻蚀工艺选定无选择性蚀刻方式进行回蚀。更进一本文档来自技高网...

【技术保护点】
1.一种半导体器件栅极高度平坦化方法，所述半导体器件包括衬底，所述衬底包括有源区和浅沟槽隔离区，其特征在于，包括：步骤S1，在所述有源区上形成多晶硅栅，然后进行组件增强工艺，其中，所述多晶硅栅由多晶硅、位于多晶硅上的多晶硅栅掩模层以及侧墙共同构成；步骤S2，在所述多晶硅栅的表面形成硬质掩模层，然后回填氧化硅介电层；步骤S3，进行第一次化学机械研磨，停止在所述硬质掩模层；步骤S4，沉积非晶硅薄膜；步骤S5，进行第二次化学机械研磨至所述非晶硅薄膜平坦化；以及步骤S6，以刻蚀工艺选定无选择性蚀刻方式进行回蚀。

【技术特征摘要】
1.一种半导体器件栅极高度平坦化方法，所述半导体器件包括衬底，所述衬底包括有源区和浅沟槽隔离区，其特征在于，包括：步骤S1，在所述有源区上形成多晶硅栅，然后进行组件增强工艺，其中，所述多晶硅栅由多晶硅、位于多晶硅上的多晶硅栅掩模层以及侧墙共同构成；步骤S2，在所述多晶硅栅的表面形成硬质掩模层，然后回填氧化硅介电层；步骤S3，进行第一次化学机械研磨，停止在所述硬质掩模层；步骤S4，沉积非晶硅薄膜；步骤S5，进行第二次化学机械研磨至所述非晶硅薄膜平坦化；以及步骤S6，以刻蚀工艺选定无选择性蚀刻方式进行回蚀。2.根据权利要求1所述的半导体器件栅极高度平坦化方法，其特征在于，回填的所述氧化硅介电层高过所述多晶硅栅。3.根据权利要求2所述的半导体器件栅极高度平坦化方法，其特征在于，步骤S3更具体的为通过所述第一次化学机械研磨对所述氧化硅介电层进行化学机械研磨，并停止在所述硬质掩模层。4.根据权利要求3所述的半导体器件栅极高度平坦化方法，其特征在于，所述硬质掩模层为让所述第一次化学机械研磨做为研磨...

【专利技术属性】
技术研发人员：李镇全，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31