包含多层字线阻挡膜的三维存储器件及其制造方法技术

通过绝缘层和牺牲材料层的交替堆叠形成存储堆叠结构。通过针对所述绝缘层和所述存储堆叠结构选择性地移除所述牺牲材料层来形成背面凹陷部。在形成金属填充材料层之前，在所述背面凹陷部中形成阻挡层堆叠，所述阻挡层堆叠包括晶体导电阻挡层和无定形阻挡层。

Three-dimensional memory device with multi-layer word-line blocking film and its manufacturing method

Storage stacking structure is formed by alternating stacking of insulating layer and sacrificial material layer. A back depression is formed by selectively removing the sacrificial material layer for the insulating layer and the storage stacking structure. Before forming a metal filling material layer, a barrier layer stack is formed in the back depression, which comprises a crystal conductive barrier layer and an amorphous barrier layer.

【技术实现步骤摘要】
【国外来华专利技术】包含多层字线阻挡膜的三维存储器件及其制造方法相关申请本申请要求于2017年4月10日提交的美国非临时申请序列No.15/483,862的优先权，该美国非临时申请要求于2016年12月30日提交的美国临时申请序列No.62/440,564的优先权，该美国临时申请是于2016年10月12日提交的美国专利申请序列No.15/291,640的部分继续申请，该美国专利申请要求于2016年6月28日提交的美国临时申请序列No.62/355,765的优先权。以上专利申请的完整内容全文以引用方式并入本文中。
本公开整体涉及半导体器件的领域，尤其涉及采用阻挡层堆叠用于形成控制栅的三维半导体器件及其制造方法。
技术介绍
每个单元具有一个位的三维竖直NAND串在T.Endoh等人的标题为“NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell”，IEDMProc.(2001)33—36(“具有堆叠环绕栅极晶体管(S-SGT)结构化单元的新型超高密度存储器”，国际电子器件大会学报(2001年本文档来自技高网...

【技术保护点】
1.一种形成三维存储器件的方法，包括：在半导体衬底之上形成绝缘层和牺牲材料层的交替堆叠；穿过所述交替堆叠形成存储堆叠结构，其中所述存储堆叠结构中的每一个包括存储膜和竖直半导体沟道；通过针对所述绝缘层和所述存储堆叠结构选择性地移除所述牺牲材料层而形成背面凹陷部；在所述背面凹陷部中形成无定形阻挡层；以及在形成所述无定形阻挡层之后，在所述背面凹陷部的保留体积内形成金属填充材料层。

【技术特征摘要】
【国外来华专利技术】2016.06.28 US 62/355,765;2016.10.12 US 15/291,640;1.一种形成三维存储器件的方法，包括：在半导体衬底之上形成绝缘层和牺牲材料层的交替堆叠；穿过所述交替堆叠形成存储堆叠结构，其中所述存储堆叠结构中的每一个包括存储膜和竖直半导体沟道；通过针对所述绝缘层和所述存储堆叠结构选择性地移除所述牺牲材料层而形成背面凹陷部；在所述背面凹陷部中形成无定形阻挡层；以及在形成所述无定形阻挡层之后，在所述背面凹陷部的保留体积内形成金属填充材料层。2.根据权利要求1所述的方法，还包括在所述背面凹陷部中形成多晶导电阻挡层。3.根据权利要求2所述的方法，其中：所述金属填充材料层包括所述三维存储器件的字线；所述多晶导电阻挡层和所述无定形阻挡层具有不同的材料组成；所述无定形阻挡层包括在沉积所述金属填充材料层的步骤中形成的无定形材料；并且所述无定形阻挡层是导电无定形材料层或非导电无定形材料层。4.根据权利要求2所述的方法，其中：所述多晶导电阻挡层直接沉积在所述无定形阻挡层上；并且所述金属填充材料层直接沉积在所述多晶导电阻挡层上。5.根据权利要求2所述的方法，还包括在沉积所述金属填充材料之后将所述无定形阻挡层退火以将所述无定形阻挡层转换成多晶阻挡层，其中所述金属填充材料层包含钨，所述无定形阻挡层包含氧化钛，并且所述多晶导电阻挡层包含氧化钛。6.根据权利要求2所述的方法，其中：所述无定形阻挡层直接沉积在所述多晶导电阻挡层上；并且所述金属填充材料层包含钨，所述钨采用在所述金属填充材料层的沉积期间部分或完全地蚀刻所述无定形阻挡层的含氟前体气体而沉积。7.根据权利要求6所述的方法，还包括在所述背面凹陷部中形成附加无定形阻挡层，其中所述多晶导电阻挡层直接沉积在所述附加无定形阻挡层上。8.根据权利要求1所述的方法，还包括在所述背面凹陷部中以及直接在所述存储堆叠结构的侧壁上沉积背面阻挡电介质层，其中所述无定形阻挡层形成在所述背面阻挡电介质层之上。9.根据权利要求1所述的方法，其中：所述金属填充材料层包含钨；所述多晶导电阻挡层包含选自TiN、TaN、WN、Ti和Ta的材料；并且所述无定形阻挡层包含选自TiSiN、TiCN、TiBN、TiAlN、WCB、WBN、TiGeBN、无定形TiN、Si3N4、TiOx和TaOy的材料，其中x为在1.7至2.3的范围内，并且为y在1.8至2.8的范围内。10.根据权利要求1所述的方法，其中：所述三维存储器件包括单片三维NAND存储器件；所述金属填充材料层包括或者电连接到所述单片三维NAND存储器件的相应字线；所述衬底包括硅衬底；所述单片三维NAND存储器件包括在所述硅衬底之上的单片三维NAND串阵列；在所述单片三维NAND串阵列的第一器件级中的至少一个存储单元位于所述单片三维NAND串阵列的第二器件级中的另一存储单元之上；所述硅衬底包含集成电路，所述集成电路包括用于位于其上的所述存储器件的驱动电路；所述导电层包括多个控制栅极电极，所述多个控制栅极电极具有基本上平行于所述衬底的所述顶面延伸的条带形状，所述多个控制栅极电极至少包括第一控制栅极电极和第二控制栅极电极，所述第一控制栅极电极位于所述第一器件级中，所述第二控制栅极电极位于所述第二器件级中；并且所述单片三维NAND串阵列包括：多个半导体沟道，其中所述多个半导体沟道中的每一个的至少一个端部基本上垂直于所述衬底的顶面延伸；和多个电荷存储元件，每个电荷存储元件与所述多个半导体沟道中的相应一个相邻定位。11.一种形成三维存储器件的方法，包括：在半导体衬底之上形成绝缘层和牺牲材料层的交替堆叠；穿过所述交替堆叠形成存储堆叠结构，其中所述存储堆叠结构中的每一个包括存储膜和竖直半导体沟道；通过针对所述绝缘层和所述存储堆叠结构选择性地移除所述牺牲材料层而形成背面凹陷部；形成氮化钛层和含硼层的交替阻挡堆叠；以及在形成所述交替阻挡堆叠之后，在所述背面凹陷部的保留体积内沉积金属填充材料层。12.根据权利要求11所述的方法，其中所述含硼层是通过所述氮化钛层之一的表面上含硼前体的分解而形成的并且包含原子硼或BN。13.根据权利要求11所述的方法，其中所述含硼层中的每一个是通过在下面的氮化钛层上沉积硼层以及所述硼层的随后氮化而形成的，并且其中所述含硼层中的每一个具有在0.01nm至0.5nm的范围内的厚度。14.根据权利要求11所述的方法，还包括将所述交替阻挡堆叠退火以形成TiBN层，所述TiBN层具有根据与所述绝缘层的最接近的一个的距离而波动的硼浓度。15.一种三维存储器件，包括：位于衬底之上的绝缘层和导电层的交替叠堆；和延伸穿过所述交替堆叠的存储堆叠结构，其中所述存储堆叠结构中的每一个包括存储膜和竖直半导体沟道，所述竖直半导体沟道被所述存储膜侧向围绕，其中所述导电层中的每一个包括：阻挡层堆叠，所述阻挡层堆叠包括晶体导电阻挡层和无定形阻挡层；和金属填充材料层，所述金属填充材料层通过所述阻挡层堆叠而与所述绝缘层和所述存储堆叠结构间隔开。16.根据权利要求15所述的三维存储器件，其中所述金属填充材料层具有比所述多晶导电阻挡层内的平均晶粒尺寸更大的平均晶粒尺寸。17.根据权利要求15所述的三维存储器件，其中所述多晶导电阻挡层通过所述无定形阻挡层而与所述存储堆叠结构间隔开。18.根据权利要求15所述的三维存储器件，还包括背面阻挡电介质层，所述背面阻挡电介质层包括竖直部分和水平部分，所述竖直部分设置在所述存储堆叠结构和所述阻挡层堆叠之间，所述水平部分设置在所述绝缘层和所述阻挡层堆叠之间。19.根据权利要求15所述的三维存储器件，其中：所述金属填充材料层包含钨；所述多晶导电阻挡层包含选自TiN、TaN、WN、Ti和Ta的材料；并且所述无定形阻挡层包含选自TiSiN、TiCN、TiBN、TiAlN、WCB、WBN、TiGeBN、无定形TiN、TiOx和TaOy的材料，其中x为在1.7至2.3的范围内，并且y为在1.8至2.8的范围内。20.根据权利要求15所述的三维存储器件，其中：所述三维存储器件包括单片三维NAND存储器件；所述导电层包括或者电连接到所述单片三维NAND存储器件的相应字线；所述衬底包括硅衬底；所述单片三维NAND存储器件包括在所述硅衬底之上的单片三维NAND串阵列；在所述单片三维NAND串阵列的第一器件级中的至少一个存储单元位于所述单片三维NAND串阵列的第二器件级中的另一存储单元之上；所述硅衬底包含集成电路，集成电路包括用于位于其上的所述存储器件的驱动电路；所述导电层包括多个控制栅极电极，所述多个控制栅极电极具有基本上平行于所述衬底的所述顶面延伸的条带形状，所述多个控制栅极电极至少包括第一控制栅极电极和第二控制栅极电极，所述第一控制栅极电极位于所述第一器件级中，所述第二控制栅极电极位于所述第二器件级中；并且所述单片三维NAND串阵列包括：多个半导体沟道，其中所述多个半导体沟道中的每一个的至少一个端部基本上垂直于所述衬底的顶面延伸；和多个电荷存储元件，每个电荷存储元件与所述多个半导体沟道中的相应一个相邻定位。21.一种三维存储器件，包括：位于衬底之上的绝缘层和导电层的交替叠堆；和延伸穿过所述交替堆叠的存储堆叠结构，其中所述存储堆叠结构中的每一个包括存储膜和竖直半导体沟道，所述竖直半导体沟道被所述存储膜侧向围绕，其中所述导电层中的每一个包括：至少三元过渡金属硼氮化物阻挡层；和金属填充材料层，所述金属填充材料层通过所述阻挡层而与所述绝缘层和所述存储堆叠结构间隔开。22.根据权利要求21所述的三维存储器件，其中：所述金属填充材料层包括所述三维存储器件的字线；并且所述至少三元过渡金属硼氮化物阻挡层包括氮硼化钛层，...

【专利技术属性】
技术研发人员：R沙兰格帕尼，RS马卡拉，K舒克拉，F周，S佩里，天野文贵，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US