一种刻蚀方法及半导体器件技术

本发明专利技术属于半导体器件的刻蚀加工领域，具体公开了一种刻蚀方法及半导体器件。上述刻蚀方法包括：提供衬底，衬底上形成有待刻蚀膜层；在待刻蚀膜层上形成掩膜层结构，掩膜层结构包括形成在待刻蚀膜层上表面的介质层和形成在介质层上表面的APF膜层；图案化APF膜层；以图案化后的APF膜层为掩膜，对介质层和待刻蚀膜层执行第一刻蚀工艺，以图案化介质层并部分刻蚀待刻蚀膜层；去除图案化后的APF膜层；以及以图案化后的介质层为掩膜，对待刻蚀膜层执行第二刻蚀工艺。本发明专利技术能够避免多晶硅刻蚀过程中产生的聚合物在APF表面富集，从而消除半导体器件表面的聚合物壳层的缺陷。

【技术实现步骤摘要】
一种刻蚀方法及半导体器件
本专利技术涉及半导体器件的刻蚀加工领域，具体涉及一种刻蚀方法，以及一种上述刻蚀方法形成的半导体器件。
技术介绍
随着半导体工艺节点的不断缩小，硬掩膜刻蚀对于小尺寸多晶硅刻蚀的重要性日益凸显，APF硬掩膜刻蚀因其优异的线粗糙度(LER，LineEdgeRoughness)性能，以及对常见刻蚀膜层的高选择比，被广泛应用于多晶硅刻蚀工艺中。在一种具有新型结构的闪存刻蚀工艺中，擦除栅极多晶硅(EP，ErasePolysilicon)刻蚀工艺以APF为硬掩膜，从而进行多晶硅刻蚀。由于刻蚀膜层结构中存在较高的台阶差，需要在部分区域具有较高的多晶硅刻蚀量。另外，为了保护下层多晶硅栅极及有源区，刻蚀过程需要对覆盖下层多晶硅及有源区的氧化硅具有较高的刻蚀选择比。现有的擦除栅极刻蚀工艺膜层从底到顶，依次为擦除栅极多晶硅(EP，ErasePolysilicon)、先进图形膜层(APF，AdvancedPatterningFilm)、介质抗反射层(Darc，DielectricAntiReflectiveCoating)、顶层氧化硅(CapOX)、底部抗反射层(Barc，Botto本文档来自技高网...

【技术保护点】
1.一种刻蚀方法，包括：提供衬底，所述衬底上形成有待刻蚀膜层；在所述待刻蚀膜层上形成掩膜层结构，所述掩膜层结构包括形成在待刻蚀膜层上表面的介质层和形成在介质层上表面的APF膜层；图案化所述APF膜层；以图案化后的APF膜层为掩膜，对所述介质层和所述待刻蚀膜层执行第一刻蚀工艺，以图案化所述介质层并部分刻蚀所述待刻蚀膜层；去除所述图案化后的APF膜层；以及以图案化后的介质层为掩膜，对所述待刻蚀膜层执行第二刻蚀工艺。

【技术特征摘要】
1.一种刻蚀方法，包括：提供衬底，所述衬底上形成有待刻蚀膜层；在所述待刻蚀膜层上形成掩膜层结构，所述掩膜层结构包括形成在待刻蚀膜层上表面的介质层和形成在介质层上表面的APF膜层；图案化所述APF膜层；以图案化后的APF膜层为掩膜，对所述介质层和所述待刻蚀膜层执行第一刻蚀工艺，以图案化所述介质层并部分刻蚀所述待刻蚀膜层；去除所述图案化后的APF膜层；以及以图案化后的介质层为掩膜，对所述待刻蚀膜层执行第二刻蚀工艺。2.如权利要求1所述的刻蚀方法，其特征在于，所述第一刻蚀工艺中采用的刻蚀工艺参数不同于所述第二刻蚀工艺中采用的刻蚀工艺参数；其中所述刻蚀工艺参数为刻蚀气体、刻蚀气体流量、刻蚀功率、刻蚀腔体压力和刻蚀温度中的一者或多者。3.如权利要求2所述的刻蚀方法，其特征在于，采用对所述介质层和所述待刻蚀膜层低选择比的刻蚀气体执行所述第一刻蚀工艺；以及采用对所述介质层和所述待刻蚀膜层高选择比的刻蚀气体执行所述第二刻蚀工艺。4.如权利要求2所述的刻蚀方法，其特征在于，所述第二刻蚀工艺进一步包括软着陆步骤和过刻蚀步骤；其中所述软着陆步骤中采用的刻蚀工艺参数不同于所述过刻蚀步骤中采用的刻蚀工艺参数。5.如权利...

【专利技术属性】
技术研发人员：韩朋刚，许鹏凯，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31