栅极结构钝化物质驱入方法和由该方法形成的结构技术

本公开涉及栅极结构钝化物质驱入方法和由该方法形成的结构。本公开大体上提供了与器件的栅极结构形成(例如在替代栅极工艺中)以及由此形成的器件有关的示例实施例。在一种示例方法中，栅极电介质层被形成在衬底上的有源区域上方。包含钝化物质(例如氟)的暂置层被形成在栅极电介质层上方。执行热处理以驱动钝化物质从暂置层进入栅极电介质层。暂置层被移除。金属栅电极被形成在栅极电介质层上方。在金属栅电极被形成之前，栅极电介质层包括钝化物质。

Driving method of passivating material for grid structure and structure formed by this method

The present disclosure relates to a gate structure passivating substance flooding method and a structure formed by the method. The present disclosure generally provides example embodiments related to the formation of gate structures of devices (e.g. in alternative gate processes) and the resulting devices. In an example method, the gate dielectric layer is formed above the active region on the substrate. A temporary layer containing a passivating substance, such as fluorine, is formed above the gate dielectric layer. Heat treatment is performed to drive passivation material from the temporary layer into the grid dielectric layer. Temporary layer removed. The metal gate electrode is formed above the gate dielectric layer. Before the metal grid electrode is formed, the grid dielectric layer includes passivating substances.

【技术实现步骤摘要】
栅极结构钝化物质驱入方法和由该方法形成的结构
本公开涉及半导体制备领域，更具体地，涉及一种栅极结构钝化物质驱入方法和由该方法形成的结构。
技术介绍
半导体集成电路(IC)产业经历了指数增长。IC材料和设计方面的技术进步已经产生了几代集成电路，每一代集成电路都比上一代具有更小、更复杂的电路。在IC演进的过程中，功能密度(例如，每芯片面积的互连器件的数量)一般已经增加，而几何尺寸(例如，可以使用制造工艺创建的最小部件(或线))已经减小。这种缩小过程通常通过提高生产效率和降低相关成本来提供益处。然而，缩小也导致了前几代在较大几何尺寸下可能没有提出的挑战。
技术实现思路
根据本公开的一方面，提供一种栅极结构钝化物质驱入方法，包括：在衬底上的有源区域上方形成栅极电介质层；在栅极电介质层上方形成暂置含氟层；执行热处理以驱动氟从暂置含氟层进入栅极电介质层；移除暂置含氟层；以及在栅极电介质层上方形成金属栅电极，其中，栅极电介质层在金属栅电极被形成之前包括氟。根据本公开的另一方面，提供一种栅极结构钝化物质驱入方法，包括：在栅极间隔件之间共形地形成栅极电介质层，栅极间隔件在衬底上的鳍上方，栅极电介质层被沿着鳍的侧壁和顶表面以及沿着栅极间隔件的各个侧壁共形地形成；在栅极电介质层上方共形地形成暂置层，暂置层包括钝化物质；驱动钝化物质从暂置层进入栅极电介质层；移除暂置层；以及在暂置层被移除之后，在栅极电介质层上方形成金属栅电极。根据本公开的又一方面，提供一种结构，包括：栅极结构，在衬底的鳍上方，栅极结构包括：栅极电介质层，沿着鳍的侧壁并在鳍的顶表面上方，栅极电介质层包括氟；功函数调节层，在栅极电介质层上方；以及金属栅电极，在功函数调节层上方，栅极电介质层中的氟含量大于功函数调节层和金属栅电极中至少一者中的氟含量。附图说明在结合附图阅读时，从下面的详细说明会最佳地理解本公开的各个方面。应当注意，根据产业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚，各个特征的尺寸可能被任意增大或减小了。图1是根据一些实施例的示例性简化的鳍式场效应晶体管(FinFieldEffectTransistor,FinFET)的三维视图。图2至图10是在根据一些实施例的用于形成半导体器件的示例性方法期间的各个中间结构的剖视图。图11是根据一些实施例的针对不同热处理的氟的示例性分布曲线。图12是根据一些实施例的氟和钨在多个层的示例性分布曲线。具体实施方式下面的公开内容提供了用于实施本专利技术不同特征的许多不同实施例或示例。下文描述了组件和布局的具体示例以简化本公开。当然，这些仅仅是示例而不是意在限制。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一、第二特征的实施例，也可以包括在第一、第二特征之间可能形成有附加特征，使得第一、第二特征可以不直接接触的实施例。另外，本公开可能在各个示例中重复了标号和/或字母。这种重复是为了简化和清楚的目的，其本身并不要求所讨论的各个实施例和/或配置之间存在关系。此外，本文中可能使用了空间相对性的术语(例如“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示一个要素或特征相对于另一个(一些)要素或另一个(一些)特征的关系。这些空间相对性的术语意在也涵盖了器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转了90度或处于其他朝向)，因而本文中所用的空间相对性描述符可能被类似地解释。本公开大体上提供了与器件的栅极结构形成(例如在替代栅极工艺中)以及由此形成的器件有关的示例实施例。更具体地，在一些示例中，在栅极电介质层被沉积之后，在栅极电介质层上方形成包含钝化物质(例如氟)的暂置(dummy)层，热处理使钝化物质从暂置层扩散到栅极电介质层，从而使栅极电介质层钝化(例如，氟化)。然后移除暂置层，并形成栅极结构的后续层，例如一个或多个功函数调节层和金属栅电极。除了其他优点之外，还可以改善器件劣化(例如，时间依赖性电介质击穿(Time-DependentDielectricBreakdown,TDDB))和器件性能。本文所述的示例使用氟作为钝化物质。其他示例可以实现其他钝化物质，例如能够对栅极电介质层进行钝化的物质。描述了示例性方法和结构的一些变型。本领域的普通技术人员将容易理解可能进行在其他实施例的范围内想到的其他修改。虽然可能以特定顺序描述了方法实施例，但是各种其他方法实施例可以以任何符合逻辑的顺序执行，并且可以包括比本文所描述的更少或更多的步骤。图1图示了根据一些实施例的简化的鳍式场效应晶体管(FinFET)40的示例的三维视图。没有在图1中图示或结合图1描述的其他方面从后面的附图和描述中可以看到。FinFET40包括衬底42上的鳍46。衬底42包括隔离区域44，鳍46在相邻的隔离区域44之间并从此向上突出。栅极电介质48沿着鳍46的侧壁并在鳍46的顶表面上方，栅电极50在栅极电介质48上方。源极/漏极区域52a和52b相对于栅极电介质48和栅电极50布置在鳍46的相对区域中。图1还图示了参考截面A-A，该截面在后面的图中使用。截面A-A位于沿着例如鳍46中相对的源极/漏极区域52a和52b之间的沟道的平面中。源极/漏极区域52a和52b可以例如在各个晶体管之间被共享。在一些示例中，源极/漏极区域52a和52b可以被连接或耦合到其他FinFET，使得这些FinFET被实现为一个功能性晶体管。例如，如果相邻的(例如，而不是相对的)源极/漏极区域被电连接(例如通过外延生长使这些区域联合(coalesce))，则可以实现一个功能性晶体管。其他示例中的其他配置可以实现其他数目的功能性晶体管。图2至图10图示了根据一些实施例的用于形成半导体器件的示例性方法期间的各个中间结构的剖视图(例如，沿着截面A-A)。该半导体器件可以是场效应晶体管(FET)，其可以是如图1所示的FinFET、平面FET、水平沟道栅极环绕(HorizontalGateAllAround，HGAA)FET或其他器件。图2图示了半导体衬底60，该衬底上形成有半导体器件的至少一部分。半导体衬底60可以是(或可以包括)块状半导体、绝缘体上半导体(Semiconductor-On-Insulator,SOI)衬底等，可以是掺杂的(例如，用p型或n型掺杂剂)或未掺杂的。通常，SOI衬底包括在绝缘体层上形成的半导体材料层。绝缘体层例如可以是掩埋氧化物(BuriedOxide,BOX)层、氧化硅层等。绝缘体层被布置在衬底(通常是硅或玻璃衬底)上或者作为衬底。也可以使用其他衬底，例如多层的或梯度的衬底。在一些实施例中，半导体衬底的半导体材料可以包括：元素半导体，例如硅(Si)和/或锗(Ge)；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。如前所述，该器件可以是平面FET、如图1所示的FinFET、HGAAFET或其他器件。根据FET，暂置栅极叠层(更一般地说，栅极结构)形成在半导体衬底60的有源区域(activeregion)上。在平面FET中本文档来自技高网...

【技术保护点】
1.一种半导体制造方法，包括：在衬底上的有源区域上方形成栅极电介质层；在所述栅极电介质层上方形成暂置含氟层；执行热处理以驱动氟从所述暂置含氟层进入所述栅极电介质层；移除所述暂置含氟层；以及在所述栅极电介质层上方形成金属栅电极，其中，所述栅极电介质层在所述金属栅电极被形成之前包括氟。

【技术特征摘要】
2017.09.28 US 62/564,827;2017.11.28 US 15/824,4741.一种半导体制造方法，包括：在衬底上的有源区域上方形成栅极电介质层；在所述栅极电介质层上方形成暂置含氟层；执行热处理以驱动氟从所述暂置含氟层进入所述栅极电介质层；移除所述暂置含氟层；以及在所述栅极电介质层上方形成金属栅电极，其中，所述栅极电介质层在所述金属栅电极被形成之前包括氟。2.如权利要求1所述的方法，其中：所述有源区域是所述衬底上的鳍；并且形成所述栅极电介质层包括：沿所述鳍的侧壁和在所述鳍的顶表面上方共形地形成所述栅极电介质层。3.如权利要求1所述的方法，还包括：在所述栅极电介质层上方形成盖层；以及在所述盖层上方形成阻挡层，所述暂置含氟层形成于所述阻挡层上方。4.如权利要求1所述的方法，还包括：在所述暂置含氟层被移除之后，在所述栅极电介质层上方形成功函数调节层；以及在所述功函数调节层上方形成阻挡/粘合层，所述金属栅电极被形成在所述阻挡/粘合层上方。5.一种半导体制造方法，包括：在栅极间隔件之间共形地形成栅极电介质层，所述栅极间隔件在衬底上的鳍上方，所述栅极电介质层被沿着所述鳍的侧壁和顶表面以及沿着所述栅极间隔件的各个侧壁共形地形成；在所述栅极电介质层上方共形地形成暂置层，所述暂置层包括钝化物质；驱动所述钝化物质从所述暂置层进...

【专利技术属性】
技术研发人员：魏孝宽，许馨云，叶品萱，许经佑，李显铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71