半导体封装装置及其制造方法制造方法及图纸

一种半导体封装装置，其包括电子组件、导电凸块以及第一导电层。所述电子组件具有顶部表面。所述导电凸块安置在所述电子组件的所述顶部表面上。所述导电凸块包含主体和突出部分。所述第一导电层覆盖所述突出部分的一部分。所述第一导电层具有第一上表面和第二上表面。所述第一上表面与所述第二上表面不共面。

【技术实现步骤摘要】
半导体封装装置及其制造方法
本专利技术大体上涉及半导体封装装置及其制造方法，并且涉及包含导电凸块结构的半导体封装装置及其制造方法。
技术介绍
导电凸块可以用作用于电连接的电触点。在用于形成导电凸块的一些比较性过程中，执行研磨过程以暴露导电凸块的一部分。然而，在研磨过程期间，污染物或残渣可能沉积于导电凸块的暴露部分上，这可以不利地影响导电凸块的电连接。此外，减少导电凸块的分层且考虑残余应力在设计导电凸块中可以是具有挑战性的。
技术实现思路
在一或多个实施例中，半导体封装装置包含电子组件、导电凸块和第一导电层。电子组件具有顶部表面。导电凸块安置在电子组件的顶部表面上。导电凸块包含主体和突出部分。第一导电层覆盖突出部分的一部分。第一导电层具有第一上表面和第二上表面。第一上表面与第二上表面不共面。在一或多个实施例中，半导体封装装置包含电子组件、导电凸块和第一导电层。电子组件具有顶部表面。导电凸块安置在电子组件的顶部表面上。导电凸块包含主体和突出部分。第一导电层覆盖突出部分的一部分。第一导电层包含与导电凸块的突出部分的一部分共形的第一部分。附图说明当结合附图阅读时，从以下详细描述最好地理解本专利技本文档来自技高网...

【技术保护点】
1.一种半导体封装装置，其包括：电子组件，其具有顶部表面；导电凸块，其安置在所述电子组件的所述顶部表面上，所述导电凸块包括主体和突出部分；以及第一导电层，其覆盖所述突出部分的一部分，所述第一导电层具有第一上表面和第二上表面，其中所述第一上表面和所述第二上表面不共面。

【技术特征摘要】
2017.09.27 US 15/717,7051.一种半导体封装装置，其包括：电子组件，其具有顶部表面；导电凸块，其安置在所述电子组件的所述顶部表面上，所述导电凸块包括主体和突出部分；以及第一导电层，其覆盖所述突出部分的一部分，所述第一导电层具有第一上表面和第二上表面，其中所述第一上表面和所述第二上表面不共面。2.根据权利要求1所述的半导体封装装置，其中所述第一导电层进一步包括多条迹线，并且所述多条迹线中的至少两条迹线在所述导电凸块上方延伸。3.根据权利要求2所述的半导体封装装置，其中所述导电凸块的所述突出部分限定由所述第一导电层所覆盖的峰部，并且至少一条迹线安置在所述导电凸块的所述突出部分的所述峰部上方。4.根据权利要求1所述的半导体封装装置，其进一步包括覆盖所述第一导电层的第一绝缘层，其中所述绝缘层的顶部表面基本上与所述第一导电层的所述第二上表面平行。5.根据权利要求4所述的半导体封装装置，其进一步包括安置在所述第一绝缘层上的第二导电层。6.根据权利要求1所述的半导体封装装置，其进一步包括安置在所述第一绝缘层与所述第一导电层之间的第二绝缘层，其中所述第二绝缘层的顶部表面的至少一部分相对于所述电子组件的所述顶部表面倾斜、限定峰部且具有相对于所述电子组件的所述顶部表面的第一非零梯度，并且其中所述第二绝缘层的所述顶部表面的所述峰部位于所述导电凸块的所述突出部分上方。7.根据权利要求5所述的半导体封装装置，其进一步包括安置在所述第二绝缘层与所述第一导电层之间的第三绝缘层，其中所述第三绝缘层的顶部表面的至少一部分相对于所述电子组件的所述顶部表面倾斜且具有相对于所述电子组件的所述顶部表面的第二非零梯度，并且其中所述第二梯度大于所述第一梯度。8.根据权利要求1所述的半导体封装装置，其中所述第一导电层与所述导电凸块直接地接触。9.根据权利要求1所述的半导体封装装置，其进一步包括囊封所述电子组件和所述导电凸块的封装主体，其中所述导电凸块的所述突出部分的所述部分从所述封装主体中暴露。10.根据权利要求1所述的半导体封装装置，其进一步包括：密封层，其囊封所述导电凸块的一部分且暴露所述导电凸块的所述突出部分的所述部分；以及封装主体，其囊封所述电子组件和所述密封层。11.根据权利要求1所述的半导体封装装置，其进一步包括安置在所述第一导电层与所述导...

【专利技术属性】
技术研发人员：方仁广，吕文隆，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71