【技术实现步骤摘要】
集成电路封装
本专利技术涉及集成电路封装。
技术介绍
半导体管芯常规地经由封装基板连接到较大的电路板，诸如母板和其他类型的印刷电路板（PCB）。封装基板典型地具有两组连接点，第一组用于连接到管芯或多个管芯，并且第二较不密集封装的组用于连接到电路板。附图说明结合附图，通过以下详细描述将容易理解实施例。为了便于描述，同样的参考标记指定同样的结构元件。在附图的图中，通过示例而非限制的方式图示了实施例。图1A是根据各种实施例的包含具有直接扇出连接的管芯的集成电路组件（IC）的横截面侧视图。图1B是根据各种实施例的图1A的IC组件的顶视图。图2A是根据各种实施例的具有经由封装基板连接到电路板的管芯的示例性IC组件的横截面侧视图。图2B是根据各种实施例的具有经由直接扇出互连连接到电路板的管芯的示例性IC组件的横截面侧视图。图3至图8图示了根据各种实施例的、在包含具有直接扇出连接的管芯的IC组件的示例制作中的各种阶段的横截面视图。图9是根据各种实施例的制作包含具有直接扇出连接的管芯的IC组件的示例方法的流程图。图10A是根据各种实施例的具有直接扇出连接的另一示例管芯的横截面侧视...
【技术保护点】
1.一种集成电路（IC）封装，包括：在一个面上具有多个接触件的管芯；在所述管芯的面上的电介质材料，其中，所述电介质材料与所述多个接触件接触并且具有大于所述管芯的面积的面积；以及延伸通过所述电介质材料的具有第一端和第二端的导电通路，其中，所述第一端电耦合到所述多个接触件的单独接触件，并且其中，所述第二端在所述电介质材料的顶表面处并且定位在所述管芯的面积之外。
【技术特征摘要】
2017.09.24 US 15/7136601.一种集成电路（IC）封装，包括：在一个面上具有多个接触件的管芯；在所述管芯的面上的电介质材料，其中，所述电介质材料与所述多个接触件接触并且具有大于所述管芯的面积的面积；以及延伸通过所述电介质材料的具有第一端和第二端的导电通路，其中，所述第一端电耦合到所述多个接触件的单独接触件，并且其中，所述第二端在所述电介质材料的顶表面处并且定位在所述管芯的面积之外。2.根据权利要求1所述的IC封装，其中，所述导电通路对角地延伸通过所述电介质材料。3.根据权利要求1-2中任一项所述的IC封装，其中，所述电介质材料包括高分子化合物、聚树脂模制化合物、弹性体模制化合物和硅中的一种或多种。4.根据权利要求1-3中任一项所述的IC封装，其中，所述电介质材料的最大厚度小于或等于1.5毫米。5.根据权利要求1-4中任一项所述的IC封装，其中，所述导电通路包括铜、焊料、锡、镍、铝、钛、不锈钢、铍、钼、钨、碳化硅和碳化钨中的一种或多种。6.根据权利要求1-5中任一项所述的IC封装，其中，所述导电通路的长度在0.5毫米和500毫米之间。7.根据权利要求1-6中任一项所述的IC封装，其中，所述导电通路的厚度在30微米和300微米之间。8.根据权利要求1-7中任一项所述的IC封装，还包括在所述多个接触件上的金属种子层。9.根据权利要求1-8中任一项所述的IC封装，还包括在所述导电通路的第二端上的焊料。10.根据权利要求1-9中任一项所述的IC封装，还包括：延伸通过所述电介质材料的具有第三端和第四端的第二导电通路，其中，所述第三端电耦合到所述多个接触件的第二单独接触件，并且其中，所述第四端在所述电介质材料的顶表面处；以及延伸通过所述电介质材料的具有第五端和第六端的第三导电通路，其中，所述第五端电耦合到所述多个接触件的第三单独接触件，并且其中，所述第六端电耦合到在所述电介质材料的顶表面处的所述第四端。11.根据权利要求1-10中任一项所述的IC封装，还包括：电路板，其中，所述管芯经由所述导电通路电耦合到所述电路板。12.一种集成电路（IC）结构，包括：在一个面上具有多个第一接触件的管芯；与所述管芯的面接触的电介质层；以及第一导电通路，其连接到所述多个第一接触件的第一单独接触件并且相对于所述管芯的面对角地延伸通过所述电介质层。13.根据权利要求12所述的IC结构，其中，所述第一导电通路延伸到所述电介质层的顶表面。14.根据权利要求12-13中任一项所述的IC结构，还包括：第二导电通路，其连接到所述多个第一接触件中的第二单独接触件并且对角地延伸通过所述电介质层以在所述电介质层的顶表...
【专利技术属性】
技术研发人员：吴荣发，史君翰，林洺雪，田美玲，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。