一种静电保护电路及半导体结构制造技术

本发明专利技术属于集成电路的保护领域，具体公开了一种静电保护电路及半导体结构。该静电保护电路设置在需要进行静电保护的第一端口和第二端口之间，包括至少一个插指回路和电连接于至少一个插指回路的控制电路；每一个插指回路包括静电保护晶体管，其漏极与第一端口电连接，其源极与第二端口电连接；控制电路包括第一晶体管和第二晶体管，第一晶体管的漏极和第二晶体管的栅极与第一端口电连接，第二晶体管的漏极和第一晶体管的栅极与第二端口电连接，第一晶体管的源极与第二晶体管的源极短接，且电连接于静电保护晶体管的栅极和体区。本发明专利技术能够解决正电压或负电压输入时存在漏电流的问题，以及反向静电保护能力薄弱问题。

【技术实现步骤摘要】
一种静电保护电路及半导体结构
本专利技术属于集成电路的保护领域，具体涉及一种静电保护电路，以及一种半导体结构。
技术介绍
静电放电(electrostaticdischarge，简称ESD)现象是一种在半导体制程中非常常见的现象，其所带来的过量电荷会在极短的时间内经由集成电路的I/O接脚(pin)传入集成电路中，从而破坏集成电路的内部电路(internalcircuit)，并造成巨大的损失。为集成电路提供静电保护是提升集成电路产品可靠性的一种有效手段。如图1所示的防护电路是一种常用的静电保护设计方案，该方案的专利技术专利申请号为02153974.X。该方案利用第二晶体管140在接合垫I/OPad和接地端VSS之间进行静电保护，并利用第一晶体管110在接合垫I/OPad和电源VDD之间进行静电保护。在该方案中，第二晶体管140中会存在第二寄生二极管144，第一晶体管110中存在第一寄生二极管114。在上述方案的集成电路正常工作的情况下，假设电源VDD为2.5V，接地VSS为0V。当I/OPad电压为负电压(例如：-2.5V)时，第二晶体管140中的第二寄生二极管144会正向导通，从而在本文档来自技高网...

【技术保护点】
1.一种静电保护电路，位于需要进行静电保护的第一端口和第二端口之间，包括至少一个插指回路和电连接于所述至少一个插指回路的控制电路；其中每一个所述插指回路包括静电保护晶体管，所述静电保护晶体管的漏极与所述第一端口电连接，所述静电保护晶体管的源极与所述第二端口电连接；所述控制电路包括第一晶体管和第二晶体管，所述第一晶体管的漏极和所述第二晶体管的栅极与所述第一端口电连接，所述第二晶体管的漏极和所述第一晶体管的栅极与所述第二端口电连接，所述第一晶体管的源极与所述第二晶体管的源极短接且电连接于所述静电保护晶体管的栅极和所述静电保护晶体管的体区。

【技术特征摘要】
1.一种静电保护电路，位于需要进行静电保护的第一端口和第二端口之间，包括至少一个插指回路和电连接于所述至少一个插指回路的控制电路；其中每一个所述插指回路包括静电保护晶体管，所述静电保护晶体管的漏极与所述第一端口电连接，所述静电保护晶体管的源极与所述第二端口电连接；所述控制电路包括第一晶体管和第二晶体管，所述第一晶体管的漏极和所述第二晶体管的栅极与所述第一端口电连接，所述第二晶体管的漏极和所述第一晶体管的栅极与所述第二端口电连接，所述第一晶体管的源极与所述第二晶体管的源极短接且电连接于所述静电保护晶体管的栅极和所述静电保护晶体管的体区。2.如权利要求1所述的静电保护电路，其特征在于，每一个所述插指回路还包括连接在所述静电保护晶体管的漏极与所述第一端口之间的第一限流电阻和连接在所述静电保护晶体管的源极与所述第二端口之间的第二限流电阻。3.如权利要求1所述的静电保护电路，其特征在于，每一个所述插指回路中的所述静电保护晶体管与所述控制电路中的第一晶体管和第二晶体管为相同类型的MOS晶体管。4.如权利要求3所述的静电保护电路，其特征在于，每一个所述插指回路中的所述静电保护晶体管与所述控制电路中的第一晶体管和第二晶体管均为NMOS晶体管；或每一个所述插指回路中的所述静电保护晶体管与所述控制电路中的第一晶体管和第二晶体管均为PMOS晶体管。5.如权利要求1-4中任一项所述的静电保护电路，其特征在于，所述静电保护电路包含多个所述插指回路，多个所述插指回路之间相互并联，多个所述插指回路中的多个静电保护晶体管的栅极相互短接，所述多个静电保护晶体管的体区相互短接。6.一种半导体结构，包括至少一个晶体管结构，所述晶体管结构位于需要进行静电保护的第一端口和第二端口之间，以形成静电保护电路中的至少一个插指回路，所述半导体结构包括：半导体衬底；形成在所述半导体衬底上部...

【专利技术属性】
技术研发人员：李明亮，胡晓明，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31