形成具有栅极的电子器件的方法技术

本发明专利技术披露了一种形成电极器件中的栅极的方法。该方法包括以下步骤：在氮化物半导体层上沉积绝缘膜；在绝缘膜上形成具有开口的光刻胶，该开口对应于栅极；利用光刻胶作为蚀刻掩模，在绝缘膜中形成凹陷，该凹陷在绝缘膜中留下剩余部分；在氧等离子体中使光刻胶曝光；烘烤光刻胶以使其开口的边缘钝化；利用经过钝化的光刻胶作为蚀刻掩模，蚀刻绝缘膜的剩余部分；形成栅极以使其通过绝缘膜中的开口而与半导体层直接接触。

【技术实现步骤摘要】
形成具有栅极的电子器件的方法
本专利技术涉及一种形成具有栅极的电子器件的方法，具体而言，本专利技术涉及一种形成高电子迁移率晶体管(HEMT)的方法。
技术介绍
日本专利申请待审查公开No.JP-2005-251835A披露了一种形成场效应晶体管(FET)的栅极的方法。在所披露的方法中，首先形成具有开口的第一图案化光刻胶，然后在该开口内并在该光刻胶上沉积第一金属。随后，该方法在第一金属上形成具有开口的第二图案化光刻胶，其中第二光刻胶中的开口完全暴露了第一光刻胶中的开口。最后，使用第一金属作为籽晶金属，通过选择性电镀用第二金属填充第二光刻胶中的开口，在依次去除第二光刻胶、从第二金属中露出的第一金属、以及第一图案化光刻胶之后，该方法可形成具有T形截面的栅极。另一日本专利待审查公开No.JP-H09-293736A披露了一种形成半导体器件的方法。在所披露的方法中，首先在半导体衬底上形成虚拟栅极，然后在虚拟栅极周围沉积光刻胶，并对光刻胶进行硬烘。最后，除去虚拟栅极，沉积栅极金属，并除去光刻胶，从而可获得这样的栅极，该栅极的截面由其根部开始适度扩展并伴随有悬垂部分(overhung)。这种栅极可降低寄生电容，其中在栅极顶面与其上设置有栅极的半导体层之间会固有地引发寄生电容。通常，FET的栅极通过如下方式形成：首先在覆盖半导体层的全部表面的绝缘膜中形成开口，其中栅极将形成于该半导体层上；然后在绝缘膜上沉积栅极金属以完全填充该开口。为了确保栅极与半导体层接触，形成于绝缘膜中的开口优选具有这样的截面，该截面自底部(即，半导体层的表面)起逐渐扩展。通常通过对光刻胶进行硬烘，随后利用经过烘烤的光刻胶作为蚀刻掩模蚀刻绝缘膜，从而形成绝缘膜中的这种开口(其中该开口具有逐渐扩展的截面)。然而，光刻胶的硬烘有时会使在光刻胶中图案化的开口变窄，这使得FET的栅极长度不稳定，这是因为栅极长度与光刻胶中的开口宽度密切相关。
技术实现思路
本专利技术的一个方面涉及一种形成具有栅极的电子器件的方法。本专利技术的方法包括以下步骤：(a)沉积覆盖半导体堆叠体的绝缘膜，所述半导体堆叠体包括外延生长于衬底上的半导体层，所述绝缘膜具有初始厚度；(b)在所述绝缘膜上形成光刻胶，所述光刻胶具有由其边缘限定的开口，所述开口对应于所述栅极；(c)通过利用所述光刻胶作为蚀刻掩模以部分蚀刻所述绝缘膜，从而在所述绝缘膜中形成凹陷，所述凹陷的下方保留有所述绝缘膜的剩余部分；(d)使所述光刻胶暴露于氧等离子体中，以使所述光刻胶中所述开口的边缘后移；(e)烘烤所述光刻胶以使所述边缘钝化；(f)通过使用所述光刻胶作为蚀刻掩模以蚀刻所述绝缘膜的剩余部分，从而在所述绝缘膜中形成开口，所述半导体堆叠体的表面在所述绝缘膜中的所述开口内露出；以及(g)形成所述栅极，使其通过所述绝缘膜的所述开口与所述半导体堆叠体的表面接触。附图说明通过如下对本专利技术优选实施方案的详细说明并参照附图，可更好地理解前述及其他目的、方面和优点，其中：图1为通过根据本专利技术实施方案的方法形成的场效应晶体管(FET)的截面图；图2A至2C通过相应的FET的截面图从而示出了形成FET的方法中的各步骤；图3A至3C通过相应的FET的截面图从而示出了形成FET的方法中的各步骤，这些步骤在图2C中示出的步骤之后进行；图4通过FET的截面图从而示出了形成FET的方法的步骤，该步骤在图3C中示出的步骤之后进行；图5A至5C通过相应的FET的截面图从而具体地示出了形成FET的方法中的各步骤；图6A至6C通过相应的FET的截面图从而具体地示出了形成FET的方法中的各步骤，这些步骤在图5C中示出的步骤之后进行；图7A和7B通过相应的FET的截面图从而具体地示出了形成FET的方法中的各步骤，这些步骤在图6C中示出的步骤之后进行；图8A和8B通过相应的FET的截面图从而具体地示出了形成FET的方法中的各步骤，这些步骤在图7B中示出的步骤之后进行；图9A和9B通过相应的FET的截面图从而具体地示出了形成FET的方法中的各步骤，这些步骤在图8B中示出的步骤之后进行；图10通过FET的截面图从而具体地示出了形成FET的方法的步骤，该步骤在图9B中示出的步骤之后进行。具体实施方式接下来，将参照附图对本专利技术的实施方案进行说明。然而，本专利技术不限于该实施方案，并且本专利技术的范围由权利要求及其等价形式所限定，并且包括所有的修改和变型。在附图说明中，彼此相同或类似的数字或符号指代彼此相同或相似的元件，而不再进行重复说明。图1为通过本专利技术的方法形成的场效应晶体管(FET)的截面图。如图1所示，FET1包括衬底2、沟道层3、阻挡层4、盖层5、绝缘膜6、以及源极7、漏极8和栅极9。图1所示的FET1为被称作高电子迁移率晶体管(HEMT)型晶体管，其在沟道层3中与阻挡层4的界面处诱导二维电子气(2DEG)。2DEG成为传输载流子(即，电子)的沟道。设置衬底2以用于在其上外延生长半导体层，衬底2可由硅(Si)、碳化硅(SiC)、蓝宝石(Al2O3)、金刚石(C)等制成。本实施方案的HEMT1设置有由SiC制成的衬底2。如上所述，外延生长于衬底2上的沟道层3建立了通过2DEG形成的沟道，沟道层3可由例如氮化镓(GaN)之类的氮化物半导体材料制成，并且厚度大于200nm，但优选小于2μm。外延生长于沟道层3上的阻挡层4可由电子亲和性大于沟道层3的半导体材料制成；即，阻挡层4的导带能级高于沟道层3的导带能级。阻挡层4可由氮化铝镓(AlGaN)、氮化铟铝(InAlN)和氮化铟铝镓(InAlGaN)中的一种材料制成。阻挡层4可有意地掺杂n型掺杂剂。本实施方案的HEMT1设置有厚度大于5nm但优选小于30nm的由n型AlGaN制成的阻挡层4。外延生长于阻挡层4上的盖层5可由氮化物半导体材料制成，通常为GaN。本实施方案的HEMT1设置有厚度大于1nm但优选小于5nm的由n型GaN制成的盖层5。沉积于盖层5上的绝缘膜6可由无机材料制成，通常为氮化硅(SiN)。绝缘膜6具有开口6a至6c，其中开口6a和6b中的盖层5被移除，从而在其中暴露出阻挡层4；但是剩余的开口6c中暴露出盖层5。前两个开口6a和6b对应于源极7和漏极8；而后一个开口6c对应于栅极9。具体而言，源极7和漏极8分别通过开口6a和6b与阻挡层4接触。源极7和漏极8(其为所谓的欧姆电极)可通过将钛(Ti)和铝(Al)的堆叠金属合金化而形成。堆叠金属还可包括位于Al上的Ti。可以在高于500℃的温度下将堆叠金属合金化。在可替代的实施方案中，可将Ti替换为钽(Ta)。栅极9与盖层5和绝缘膜6接触。具体而言，栅极9在开口6c中与盖层5接触；并且在开口6c周围在绝缘膜6上延伸。置于源极7和漏极8之间的栅极9可由镍(Ni)、钯(Pd)和金(Au)的堆叠金属制成，其中Ni与盖层5接触并形成肖特基接触。在可替代的实施方案中，栅极9中可采用铂(Pt)替代钯(Pd)。接下来，下面将参照图2A至图4描述根据本专利技术的HEMT1的形成方法，其中这些附图通过相应的HEMT1的截面图从而示出了该方法的各步骤。首先，如图2A所示，该方法在衬底2上外延生长半导体堆叠体20，其中半导体堆叠体20自衬底2起依次包括沟道层3、阻挡层4和盖层5。可通过金属有机化本文档来自技高网...

【技术保护点】
1.一种形成电子器件的方法，该电子器件具有栅极，所述方法包括以下步骤：沉积覆盖半导体堆叠体的绝缘膜，所述半导体堆叠体包括外延生长于衬底上的半导体层，所述绝缘膜具有初始厚度；在所述绝缘膜上形成光刻胶，所述光刻胶具有由其边缘限定的开口，所述开口对应于所述栅极；通过利用所述光刻胶作为蚀刻掩模以部分蚀刻所述绝缘膜，从而在所述绝缘膜中形成凹陷，所述凹陷的下方保留有所述绝缘膜的剩余部分；使所述光刻胶暴露于氧等离子体中，以使所述光刻胶中所述开口的边缘后移；烘烤所述光刻胶以使所述边缘钝化；通过使用所述光刻胶作为蚀刻掩模以蚀刻所述绝缘膜的剩余部分，从而在所述绝缘膜中形成开口，所述半导体堆叠体的表面在所述绝缘膜中的所述开口内露出；以及形成所述栅极，使其与位于所述绝缘膜的所述开口内的所述半导体堆叠体的表面接触。

【技术特征摘要】
2017.09.21 JP 2017-1814821.一种形成电子器件的方法，该电子器件具有栅极，所述方法包括以下步骤：沉积覆盖半导体堆叠体的绝缘膜，所述半导体堆叠体包括外延生长于衬底上的半导体层，所述绝缘膜具有初始厚度；在所述绝缘膜上形成光刻胶，所述光刻胶具有由其边缘限定的开口，所述开口对应于所述栅极；通过利用所述光刻胶作为蚀刻掩模以部分蚀刻所述绝缘膜，从而在所述绝缘膜中形成凹陷，所述凹陷的下方保留有所述绝缘膜的剩余部分；使所述光刻胶暴露于氧等离子体中，以使所述光刻胶中所述开口的边缘后移；烘烤所述光刻胶以使所述边缘钝化；通过使用所述光刻胶作为蚀刻掩模以蚀刻所述绝缘膜的剩余部分，从而在所述绝缘膜中形成开口，所述半导体堆叠体的表面在所述绝缘膜中的所述开口内露出；以及形成所述栅极，使其与位于所述绝缘膜的所述开口内的所述半导体堆叠体的表面接触。2.根据权利要求1所述的方法，其中使所述光刻胶暴露于氧等离子体中的步骤使得所述光刻胶中所述开口的边缘后移至少5nm。3.根据权利要求1所述的方法，其中形成所述凹陷的步骤包括蚀刻所述绝缘膜至少5nm至多为...

【专利技术属性】
技术研发人员：吉田智洋，市川弘之，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本,JP