具有竖直形成的保护膜的熔线盒的制造方法技术

本发明专利技术公开一种制造半导体器件的熔线盒的方法，所述方法包括：在包括给定下部结构的半导体基板上方形成层间介电膜；在所述层间介电膜上方形成金属线和熔线；在所得结构上方形成第一保护膜；采用修复掩模通过光刻工序将所述第一保护膜和所述熔线蚀刻至给定深度，以形成敞开区域；以及形成与所述熔线垂直的第二保护膜。

【技术实现步骤摘要】

本专利技术整体涉及制造半导体器件的熔线盒的方法，更具体地说， 涉及其中采用金属层作为熔线的半导体器件的熔线盒的制造方法。
技术介绍
通常来说，半导体制造工序包括制作、电芯片分选、组装以 及测试。制作工序通常包括反复地执行扩散、光刻、以及薄膜工序以 形成电路，从而在晶片上获得可以电操作的产品。如果完成了保护层的光刻工序，就执行电芯片分选工序。电芯片分选工序包括通过对形成于晶片上的各芯片的电特性 进行测试来分选有缺陷的芯片。电芯片分选工序包括激光修复前测试、激光修复工序、激光 修复后测试以及背面研磨工序。激光修复前测试包括检査晶片的芯片以挑出有缺陷的芯片； 以及生成数据。激光修复工序包括基于激光修复前测试中所生成的数据，采用激光束修复可修复的芯片。激光修复工序包括采用激光束切断与有缺陷的单元连接的熔线；以及用备用单元来替代有缺陷的单元。熔线用于当存储单元的每一位都失效时断开与有缺陷的单元的连接，并且用于驱动备用单元。激光修复后测试包括检査晶片上的已修复芯片。 背面研磨工序包括用金刚石砂轮抛光晶片的另一面。 当切断用作熔线的金属层时，可能需要高能量的激光。为了控制能量，使熔线形成为具有沉积结构，该结构包括下阻挡层、铝(A1)层以及上阻挡层。当执行蚀刻工序以使熔线敞开时，熔线的上阻挡层被蚀刻。 但是，在熔线和层间介电膜之间将产生阶差。因为熔线不是被竖直蚀刻，并且熔线的上部不均匀，所以会产 生斜面。阶差导致修复工序中激光波长的漫反射。由于激光能量的增加，形成的熔断区域大于熔线敞开区域，外 围熔线在熔断中出现桥接和断裂。
技术实现思路
本专利技术的各种实施例旨在提供一种制造半导体器件的熔线盒的 方法，所述方法包括形成与熔线垂直的保护膜，从而避免修复工序 中激光波长的漫反射。根据本专利技术的实施例，提供一种制造半导体器件的熔线盒的方 法，包括在包括给定下部结构的半导体基板上方形成层间介电膜； 在所述层间介电膜上方形成金属线和熔线；在所得结构上方形成第一 保护膜；使用修复掩模通过光刻工序将所述第一保护膜和所述熔线蚀 刻至给定深度，以形成敞开区域；以及形成与所述熔线垂直的第二保 护膜。附图说明图1是示出根据本专利技术实施例的半导体器件的熔线盒的横截面图。图2是示出根据本专利技术实施例的半导体器件的熔线盒的平面图。 图3a是示出根据本专利技术实施例的半导体器件的熔线盒的横截面图。图3b是示出根据本专利技术实施例的半导体器件的熔线盒的照片图。具体实施例方式下面将参考附图详细描述本专利技术。图1是示出根据本专利技术实施例的半导体器件的熔线盒的横截面图。在半导体基板11中形成有源区13。在半导体基板11上方形成包括用于位线的接触插塞17的第一层间介电膜15。在第一层间介电膜15上方形成与接触插塞17连接的位线19。 在位线19上方形成第二层间介电膜21，并且在第二层间介电膜21上方形成镀层23。镀层23具有被蚀刻和断开的规定区域。 在镀层23上方形成第三层间介电膜25。形成接触插塞27，该接触插塞27穿过第三层间介电膜25和第 二层间介电膜21将第一金属线31和位线19相连接。形成接触插塞 29,该接触插塞29穿过第三层间介电膜25将镀层23和熔线33相连接。'在第三层间介电膜25上方形成第一金属线31和熔线33。 熔线33形成为具有包括下阻挡层、金属层和上阻挡层的沉积结构。在第一金属线31和熔线33上方形成第四层间介电膜35。 第四层间介电膜35形成为具有沉积结构，该沉积结构包括用于保护熔线33的金属层的层；用于填充空隙的绝缘膜；以及蚀刻阻挡层。形成接触插塞37，该接触插塞37穿过第四层间介电膜35将第 二金属线39和第一金属线31相连接。在第四层间介电膜35上方形成第二金属线39，并且在第二金属 线39上方形成第一保护膜41。采用修复掩模蚀刻第一保护膜41、第四层间介电膜35以及熔线 33，以形成熔线敞开区域43。第一保护结构100包括第一金属线31、接触插塞37以及第二 金属线39。第二保护结构200包括有源区13、接触插塞17、位线 19、接触插塞27以及第一金属线31。第一保护结构100和第二保护结构200通过吸收水分来避免外围电路的氧化现象。可以在包括熔线敞开区域43的第一保护膜41上形成第二保护膜(如图3a所示)。该第二保护膜将在稍后说明。利用激光执行修复工序以切断对应于有缺陷的单元的熔线。 图2是示出根据本专利技术实施例的半导体器件的熔线盒的平面图。 如图2所示，第一保护结构100和第二保护结构200环绕熔线33。形成用于将镀层23和熔线33的两端连接的接触插塞29。 熔线33通过与焊盘300连接的镀层23而与外围电路单元(未 示出)连接。因为第一金属线31形成第一保护结构100，所以熔线33不是直 接与外围电路单元连接。熔线33的尺寸C小于修复掩模的尺寸B，并且尺寸B小于熔线 掩模的尺寸A。图3a和图3b分别是示出根据本专利技术实施例的半导体器件的熔 线盒的横截面图和照片图。熔线33形成为具有沉积结构，该结构包括位于第三层间介电膜 25之上的下阻挡层33a、金属层33b以及上阻挡层(未示出)。下阻挡层33a和上阻挡层可以分别包括Ti层和TiN层。金属层33b可以包括Al层。对上阻挡层和部分金属层33b进行蚀刻，或者对上阻挡层和金 属层33b全部都进行蚀刻，以形成熔线敞开区域43。可以考虑到干式蚀刻工序的损耗来调整下阻挡层33a的厚度。 在包括熔线敞开区域43的第一保护膜41 (如图1所示)上方形 成第二保护膜45。第二保护膜45可以包括未掺杂的硅酸盐玻璃(USG)膜。 在金属层33b的熔点以下的温度(例如，当金属层33b包括Al 层时，低于大约40(TC的温度)，在大约2.1~2.3托的压力下，在大 约990~1010W的高频(HF)功率下，在大约2.51-2.78秒的时间内，采用大约290 310标况毫升每分的SiH4气体、大约8500 10500标况 毫升每分的N20气体和大约1490~1510标况毫升每分的N2气体形成 USG膜。图3b示出在大约400'C的温度，在大约2.2托的压力，在 大约1000W的HF功率下，在大约2.658秒的时间内，采用大约300 标况毫升每分的SiH4气体、大约9500标况毫升每分的N20气体和大 约1500标况毫升每分的N2气体而形成的USG膜。当熔线33的上阻挡层和金属层33b被蚀刻成梯形时，第二保护 膜45与熔线33垂直地形成。结果，可以避免修复工序中激光波长的 漫反射。可以减小熔线33之间的距离，从而减小熔线盒的面积。如上所述，根据本专利技术的实施例，用于制造半导体器件的熔线 盒的方法包括形成垂直于金属熔线的保护膜以避免激光波长的漫反 射，以及避免在修复工序中出现外围熔线的桥接。结果，可以减小金 属熔线之间的距离，并且减小熔线盒单元的面积。本专利技术的上述实施例是说明性的而非限制性的。各种替代形式 及等同实施例都是可行的。本专利技术并不限于在此所述的光刻步骤。本 专利技术也不限于任何特定类型的半导体器件。例如，本专利技术可以应用于 动态随机存取存储器(DRAM)或非易失存储器中。考虑到本专利技术所 公开的内容，其它的增加、减少或修改是显而易见的并且落入所附权 利要求书的范围内。本申请要求2006年7月24日提交的韩国专利本文档来自技高网...

【技术保护点】
一种制造半导体器件的熔线盒的方法，所述方法包括：在包括给定下部结构的半导体基板上方形成层间介电膜；在所述层间介电膜上方形成金属线和熔线，以形成熔线结构；在所述熔线结构上方形成第一保护膜；采用修复掩模通过光刻工序将所述第一保护膜和所述熔线蚀刻至给定深度，从而形成敞开区域；以及形成与所述熔线垂直的第二保护膜。

【技术特征摘要】
KR 2006-7-24 10-2006-00692071.一种制造半导体器件的熔线盒的方法，所述方法包括在包括给定下部结构的半导体基板上方形成层间介电膜；在所述层间介电膜上方形成金属线和熔线，以形成熔线结构；在所述熔线结构上方形成第一保护膜；采用修复掩模通过光刻工序将所述第一保护膜和所述熔线蚀刻至给定深度，从而形成敞开区域；以及形成与所述熔线垂直的第二保护膜。2. 根据权利要求1所述的方法，其中， 所述熔线包括下阻挡层、金属层和上阻挡层。3. 根据权利要求...

【专利技术属性】
技术研发人员：崔基寿，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]