半导体器件制造方法技术

本发明专利技术涉及一种半导体器件制造方法，包括：提供衬底；在所述衬底上形成图案化的介电层；在所述图案化的介电层上形成导热层；所述导热层的图案与所述介电层的图案一致；翻转形成的衬底‑介电层‑导热层结构；去除所述衬底。本发明专利技术所提出的半导体器件制造方法，能够有效减小的晶圆弯曲，避免由于应变而形成裂缝，并且降低具有导热材料的大尺寸晶圆结构的制造难度。

Manufacturing Method of Semiconductor Devices

The invention relates to a semiconductor device manufacturing method, which includes: providing a substrate; forming a patterned dielectric layer on the substrate; forming a thermal conductive layer on the patterned dielectric layer; the pattern of the thermal conductive layer is consistent with the pattern of the dielectric layer; the structure of the flipped substrate, dielectric layer and thermal conductive layer; and removing the substrate. The manufacturing method of the semiconductor device can effectively reduce the bending of the wafer, avoid the formation of cracks due to strain, and reduce the manufacturing difficulty of large-size wafer structure with thermal conductive material.

【技术实现步骤摘要】
半导体器件制造方法
本专利技术涉及半导体制造
，特别是涉及半导体器件制造方法。
技术介绍
作为第三代半导体材料的代表，氮化镓(GaN)具有许多优良的特性，高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于氮化镓的第三代半导体器件，如高电子迁移率晶体管(HEMT)、异质结场效应晶体管(HFET)等已经得到了应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。现有的三族氮化物HEMT器件在制造过程中,需要使用高导热性的材料进行散热，但由于导热材料和氮化物之间存在晶格失配和热失配，制造较为困难，并且随着晶圆尺寸的增大，会形成巨大的晶圆弯曲，增加后续工艺的难度。
技术实现思路
本专利技术提出一种半导体器件制造方法，包括：提供衬底；在所述衬底上形成图案化的介电层；在所述图案化的介电层上形成导热层；所述导热层的图案与所述介电层的图案一致；翻转形成的衬底-介电层-导热层结构；去除所述衬底。在一个实施例中，在所述衬底上形成图案化的介电层之前，在所述衬底上形成形核层，在所述形核层上形成背势垒层。在一个实施例中，去除所述衬底后，依次去除所述形核层和部分背势垒层。在一个实施例中，依次在剩余后的背势垒层上形成沟道层、势垒层和帽层。在一个实施例中，在所述帽层上形成激活层，所述激活层包括栅极、源极和漏极。在一个实施例中，所述导热层为金刚石、氮化硼和立方砷化硼中的任意一种。在一个实施例中，形成所述图案化介电层的方法包括：在所述衬底上形成介电层；在所述介电层上涂覆光刻层，并按预设图案对所述光刻胶进行曝光和显影；对介电层进行刻蚀，以形成图案化的介电层。在一个实施例中，形成所述导热层的方法包括：在所述图案化的介电层上形成种层；将所述种层生长形成导热层。在一个实施例中，所述导热层的导热率大于500W/mK。在一个实施例中，在所述图案化的介电层上形成导热层之后，在所述导热层上粘合载体。本专利技术所提出的半导体器件制造方法，能够有效减小的晶圆弯曲，避免由于应变而形成裂缝，并且降低具有导热材料的大尺寸晶圆结构的制造难度。附图说明图1为一个实施例中的半导体器件的结构图；图2为一个实施例中的氮面极性晶圆堆叠的结构图；图3为根据一个实施例的导热层结构图；图4为一个实施例中的金属面极性晶圆堆叠的结构图；图5为一个实施例中的金属面极性晶圆堆叠的结构图；图6示出了根据各种实施例的用于制造半导体器件的方法的流程图。具体实施方式以下结合附图和具体实施例对本专利技术提出的半导体器件制造方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术中，在“形成在另一层上的层”中，可以意味着在另一层上方形成层，但不一定层与另一层直接物理或电接触(例如，可以存在一个或多个其他层在两层之间)。然而，在一些实施例中，“在......上形成”可以表示层与另一层的顶面的至少一部分直接物理接触。图1中示出了一个实施例中的半导体器件100的结构图。如图1所示，半导体器件100(也称为“器件100”)可以是包含金属面(如Ga面极性的GaN或Al面极性的AlN)的晶圆堆叠，其包括依次层叠的载体102，导热层104，介电层106，背势垒层108。所述背势垒层108可以是具有1至100％Al组分的金属面铝氮化镓(AlGaN)合金层，或金属面铟镓铝氮化物(InGaAlN)合金层，In成分1％-100％，金属面硼氮化镓(BGaN)合金层，B成分1％-100％，金属面钪氮化镓铝(ScGaAlN)合金层，Sc成分1到100％。介电层106为图案化的介电层，可以是SiN，AlN，SiO2的一种层，或这些层中的两层或多层的组合。在本实施例中，所述器件100还包括位于所述背势垒层108上的依次层叠的金属面III族氮化物沟道层110，势垒层112和金属面盖层114。在不同实施例中，沟道层110可以是GaN，InGaN，AlGaN或其组合的一层，或这些层中的两层或多层的组合。势垒层112可以是AlGaN，InGaN，ScAlN中的一层，或这些层中的两层或多层的组合。所述盖层可以是Ga面极性的GaN。在不同实施例中，所述器件100可以不存在一个或多个层，诸如载体102或盖层114。在本实施例中，激活层116可以形成在盖层114上，并且包括诸如氮化硅(SiN)的材料。金属面晶圆堆叠的金属面层可以具有背向载体102朝向激活层116的金属面。激活层116可以包括栅极118，源极120和漏极122。本实施例中，二维电子气(2DEG)可以形成在诸如Ga面极性GaN沟道层110和势垒层112的界面处，所述二维电子气由沟道层110和势垒层112之间的极化和压电应变效应而产生。导热层104可以在距2DEG区域5nm至1000nm的距离内。本实施例中，导热层104具有至少500瓦/兆开尔文(W/mK)的导热率k值。在不同实施例中，导热层104可以是但不限于金刚石，氮化硼或立方砷化硼中的任意一种形成的图案化层。载体102可具有与导热层104相同或相近的导热率。本实施例中，器件100包括用于高电子迁移率晶体管(HEMT)的激活层。在其他实施例中，可以使用用于其他设备类型的不同类型的激活层，也可以不存在激活层，所述器件100是用于后续制造工艺的多层晶圆半导体组件。图2示出了一个实施例中的氮面极性晶圆堆叠的结构图。氮面晶圆堆叠200包括依次层叠衬底202，氮面极性形核层204，氮面极性背势垒层206，介电层208，导热层210和载体212。在本实施例中，背势垒层206可以包括一层AlGaN，InGaN，ScAlN，或这些层中的两层或多层的组合。所述晶圆堆叠200中包含氮面极性的层中的氮面极性背离所述衬底202。衬底202可以是C面极性碳化硅(SiC)衬底，但是也可以使用其他材料，例如N面极性GaN，N面极性AlN，硅或蓝宝石。所述形核层204可以是氮面极性的氮化镓，所述介电层208的厚度范围可以从大约1nm到30nm，并且可以由诸如SiN或AlN的材料形成。图3示出了根据一个实施例的导热层结构图。在本实施例中，导热层302由阴影图案组成，并且空白部分表示未被导热层覆盖的区域304。导热层302可以仅覆盖III族氮化物器件和/或微波集成电路的一部分，可以是器件产生大量的热量位置(高功率放大器和/或发热器件所在的其他位置)，以提供更好的散热效果。在其他实施例中，导热层302可以由其他图案组成。可以理解的是，可以根据实际情况选择导热层302图案的形状和尺寸。应注意的是，在图3中仅示意性地示出了由导热层302覆盖的区域。在实际生产中，由导热层302覆盖的区域的图案会更复杂。可以理解的是，这并不妨碍本领域技术人员的理解。图4示出了一个实施例中的金属面极性晶圆堆叠的结构图。所述金属面极性晶圆堆叠400可以是如图2所示的氮面极性晶圆堆叠200的翻转。如图4所示，所述金属面为Ga面。所述晶圆堆叠400包括衬底412，形核层410，金属面背势垒层408，介电层406，导热层404和载体402。金属面晶圆堆叠400的金属面层可以具有面向衬底412的金属面。金属面极性晶圆堆叠400的金属面层可具有背本文档来自技高网...

【技术保护点】
1.一种半导体器件制造方法，其特征在于，包括：提供衬底；在所述衬底上形成图案化的介电层；在所述图案化的介电层上形成导热层；所述导热层的图案与所述介电层的图案一致；翻转形成的衬底‑介电层‑导热层结构；去除所述衬底。

【技术特征摘要】
1.一种半导体器件制造方法，其特征在于，包括：提供衬底；在所述衬底上形成图案化的介电层；在所述图案化的介电层上形成导热层；所述导热层的图案与所述介电层的图案一致；翻转形成的衬底-介电层-导热层结构；去除所述衬底。2.根据权利要求1所述的半导体器件制造方法，其特征在于，在所述衬底上形成图案化的介电层之前，在所述衬底上形成形核层，在所述形核层上形成背势垒层。3.根据权利要求2所述的半导体器件制造方法，其特征在于，去除所述衬底后，依次去除所述形核层和部分背势垒层。4.根据权利要求3所述的半导体器件制造方法，其特征在于，依次在剩余后的背势垒层上形成沟道层、势垒层和帽层。5.根据权利要求4所述的半导体器件制造方法，其特征在于，在所述帽层上形成激活层，所述激活层包括栅极、源极和漏极。...

【专利技术属性】
技术研发人员：倪贤锋，范谦，何伟，
申请(专利权)人：苏州汉骅半导体有限公司，
类型：发明
国别省市：江苏,32