垂直型功率器件及其制备方法技术

本发明专利技术公开了一种垂直型功率器件及其制备方法。该功率器件包括漏极；第一缓冲层，位于所述漏极上；补丁层，位于所述第一缓冲层上，用于降低外延孔洞产生的电子泄露；第二缓冲层，位于所述补丁层上；沟道层，位于所述第二缓冲层上；势垒层，位于所述沟道层上；盖层，位于所述势垒层上；栅极、第一源极和第二源极，位于所述盖层上，其中所述第一源极和所述第二源极位于所述栅极的两侧。采用上述结构引入补丁层替代传统牺牲层，可以阻挡来自外延层中的孔洞，可有效降低高频垂直型器件的电子泄露，减少漏电使得器件可靠性更佳。电使得器件可靠性更佳。电使得器件可靠性更佳。

【技术实现步骤摘要】
垂直型功率器件及其制备方法


[0001]本专利技术涉及半导体功率器件
，更具体地说，涉及一种垂直型功率器件及其制备方法。

技术介绍

[0002]氮化镓(GaN)作为第三代宽禁带半导体材料的代表，具有禁带宽度大、击穿电场高、热导率大、电子饱和漂移速度高、介电常数小等独特的性能。GaN器件无论是功率器件还是光电器件，在外延或芯片制程过程中，在外延结构层中都会产生小孔/多孔微管结构，如附图1所示，外延缺陷孔洞被电极金属(如Ag、Au)渗透填充，造成漏电通道，这些缺陷本身就是深能级陷阱层，会以各种机制方式，例如激子捕获、影响器件动态电阻等方式影响功率器件三极管结构或光电子二极管PN结结构性能。尤其是复杂度较高的垂直器件，孔洞产生的电子泄露是导致器件失效或可靠性降低的关键核心因素之一。
[0003]现有技术通过各种工艺来尽力减少GaN及AlGaN合金中的外延孔洞问题，至少是贯穿问题不能贯通外延结构层。大多采用两种方式，第一种加厚GaN外延层整体厚度，第二种增加各种牺牲层，或是缓冲层，或是高阻掺杂缓冲层(C/Fe
‑
doped GaN layer)调整应力同时调整外延各缺陷密度及孔洞大小，在有足够厚度的保证前提下，规避孔洞成为泄露通道的问题。但是，外延厚度的增加会增加器件外延负荷，影响器件的性能。

技术实现思路

[0004]本专利技术的目的在于提供一种垂直型功率器件及其制备方法，在外延牺牲层处，用补丁层代替，从源头解决垂直型器件孔洞电子泄露问题。为解决上述技术问题，本专利技术提供一种垂直型功率器件，包括：
[0005]漏极；
[0006]第一缓冲层，位于所述漏极上；
[0007]补丁层，位于所述第一缓冲层上，用于降低外延孔洞产生的电子泄露；
[0008]第二缓冲层，位于所述补丁层上；
[0009]沟道层，位于所述第二缓冲层上；
[0010]势垒层，位于所述沟道层上；
[0011]盖层，位于所述势垒层上；
[0012]栅极、第一源极和第二源极，位于所述盖层上，其中所述第一源极和所述第二源极位于所述栅极的两侧。
[0013]在一具体实施方式中，所述补丁层包括第一补丁层，材质为氮化铌。
[0014]在一具体实施方式中，所述补丁层还包括第二补丁层，所述第二补丁层位于所述第一补丁层上，材质为N+GaN，Si掺杂浓度2E+19
㎝
‑3～8E+19
㎝
‑3。
[0015]在一具体实施方式中，所述第一缓冲层和所述第一补丁层采用PVD工艺或MOCVD工艺生长。
[0016]在一具体实施方式中，所述第一补丁层采用PVD溅射工艺生长，真空度4
×
10
‑7Torr，生长温度为300℃～650℃，氮氩比为1/12.66～3.15/10.5，功率为120w～180w，沉积速率为5～11nm/min。
[0017]在一具体实施方式中，所述补丁层为所述第一补丁层和所述第二补丁层交替层叠构成的超晶格结构，交替周期为3～20。
[0018]在一具体实施方式中，所述第二缓冲层材质为掺杂碳或铁元素的高阻GaN，掺杂浓度为1E+17
㎝
‑3～1E+19
㎝
‑3。
[0019]基于同一专利技术构思，本专利技术还提供一种垂直型功率器件的制备方法，包括：
[0020]提供第一衬底；
[0021]在所述第一衬底上生长第一缓冲层；
[0022]在所述第一缓冲层上生长补丁层，用于降低外延孔洞产生的电子泄露；
[0023]在所述补丁层上依次生长第二缓冲层、沟道层、势垒层和盖层；
[0024]在所述盖层上设置栅极、第一源极和第二源极，所述第一源极和所述第二源极位于所述栅极的两侧；
[0025]沉积介质层，所述介质层完全覆盖所述栅极、所述第一源极和所述第二源极；
[0026]提供第二衬底；
[0027]将所述介质层与所述第二衬底键合；
[0028]去除所述第一衬底，暴露出所述第一缓冲层；
[0029]在所述第一缓冲层上设置漏极，所述漏极覆盖所述第一缓冲层；
[0030]去除所述介质层与所述第二衬底。
[0031]在一具体实施方式中，所述补丁层包括第一补丁层，材质为氮化铌。
[0032]在一具体实施方式中，所述补丁层还包括第二补丁层，，所述第二补丁层位于所述第一补丁层上，材质为N+GaN，Si掺杂浓度2E+19
㎝
‑3～8E+19
㎝
‑3。
[0033]在一具体实施方式中，采用PVD工艺生长所述第一缓冲层和所述第一补丁层，快速退火炉内退火，取出再采用MOCVD工艺生长所述第二补丁层、所述第二缓冲层、所述沟道层、所述势垒层和所述盖层。
[0034]在一具体实施方式中，所述第一补丁层采用PVD溅射工艺生长，真空度4
×
10
‑7Torr，生长温度为300℃～650℃，氮氩比为1/12.66～3.15/10.5，功率为120w～180w，沉积速率为5～11nm/min。
[0035]在一具体实施方式中，采用MOCVD工艺生长所述第一缓冲层和所述第一补丁层，MOCVD设备内退火，接着继续采用MOCVD工艺生长所述第二补丁层、所述第二缓冲层、所述沟道层、所述势垒层和所述盖层。
[0036]在一具体实施方式中，交替层叠生长所述第一补丁层和所述第二补丁层构成超晶格结构，交替周期为3～20。
[0037]与现有技术相比，本专利技术提出一种垂直型功率器件结构，其有益效果至少包括：
[0038]1、引入补丁层替代传统牺牲层，可有效降低外延孔洞产生的电子泄露；获得薄外延层，不增加器件外延负荷，同时满足复杂器件优化的剥离与键合、电镀层等复杂工艺需求，使得器件可靠性更佳；
[0039]2、在生长外延层阶段提前采取措施而不是留到器件后期制备阶段，从源头解决电
子泄露问题，为后续器件制备工艺留下更多的操作空间。
[0040]有益效果进一步还包括：
[0041]1、氮化铌材料多孔结构，可以阻挡来自外延层中的孔洞，可有效降低高频垂直型器件的电子泄露，减少漏电；
[0042]2、氮化铌材料与电极金属的混溶隙小，有效阻挡金属材料渗透至外延结构层；同时，氮化铌是具有超导特性的材料，导电性良好，不影响其他电子的通过，不影响外延层原有的性能；
[0043]3、与传统Si基产品相比，本申请垂直型功率器件能提供相对更高的安培容量，能够显著提高功率设计中的功率密度。这类器件的导通损耗和开关损耗较低，从而在提高安培容量方面表现出众且器件不易烧毁。GaN凭借其以更小体积、更高效率处理更高功率的能力，能够很好地满足设计人员的要求。
附图说明
[0044]图1为传统方式外延缺陷图；
[0045]图2～图10b是本专利技术实施例制备垂直型功率器件的各工艺步骤中的结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直型功率器件，其特征在于，包括：漏极；第一缓冲层，位于所述漏极上；补丁层，位于所述第一缓冲层上，用于降低外延孔洞产生的电子泄露；第二缓冲层，位于所述补丁层上；沟道层，位于所述第二缓冲层上；势垒层，位于所述沟道层上；盖层，位于所述势垒层上；栅极、第一源极和第二源极，位于所述盖层上，其中所述第一源极和所述第二源极位于所述栅极的两侧。2.根据权利要求1所述的垂直型功率器件，其特征在于，所述补丁层包括第一补丁层，材质为氮化铌。3.根据权利要求2所述的垂直型功率器件，其特征在于，所述补丁层还包括第二补丁层，所述第二补丁层位于所述第一补丁层上，材质为N+GaN，Si掺杂浓度2E+19
㎝
‑3～8E+19
㎝
‑3。4.根据权利要求2所述的垂直型功率器件，其特征在于，所述第一缓冲层和所述第一补丁层采用PVD工艺或MOCVD工艺生长。5.根据权利要求4所述的垂直型功率器件，其特征在于，所述第一补丁层采用PVD溅射工艺生长，真空度4
×
10
‑7Torr，生长温度为300℃～650℃，氮氩比为1/12.66～3.15/10.5，功率为120w～180w，沉积速率为5～11nm/min。6.根据权利要求3所述的垂直型功率器件，其特征在于，所述补丁层为所述第一补丁层和所述第二补丁层交替层叠构成的超晶格结构，交替周期为3～20。7.根据权利要求1所述的垂直型功率器件，其特征在于，所述第二缓冲层材质为掺杂碳或铁元素的高阻GaN，掺杂浓度为1E+17
㎝
‑3～1E+19
㎝
‑3。8.一种垂直型功率器件的制备方法，其特征在于，包括：提供第一衬底；在所述第一衬底上生长第一缓冲层；在所述第一缓冲层上生长补丁层，用于降低外延孔洞产生的电子泄露；在所述补丁层上依次生长第二缓冲层、沟道层、势垒层...

【专利技术属性】
技术研发人员：范谦，倪贤锋，
申请(专利权)人：苏州汉骅半导体有限公司，
类型：发明
国别省市：