形成垂直场效应晶体管的方法以及所得结构技术

本发明专利技术涉及形成垂直场效应晶体管的方法以及所得结构，其揭露一种形成包含(例如，在VFET阵列中的)多个垂直场效应晶体管的集成电路的方法。在该方法中，基本同时形成各对VFET的自对准栅极以及接触这些自对准栅极的自对准栅极延伸区，以使该栅极环绕一对半导体鳍片(呈端到端对齐)，并使该栅极延伸区填充这些半导体鳍片的相邻端部之间的空间。通过形成一对VFET的自对准栅极及自对准栅极延伸区，该方法避免在VFET阵列中的相邻对VFET之间光刻图案化延伸切割隔离区的需要。因此，该方法能够实施鳍片间距缩减的VFET阵列设计，而不会导致例如由叠对误差引起的缺陷。本文中还揭露依据该方法所形成的集成电路。

【技术实现步骤摘要】
形成垂直场效应晶体管的方法以及所得结构
本专利技术涉及垂直场效应晶体管(verticalfieldeffecttransistor；VFET)，尤其涉及形成具有自对准栅极及栅极延伸区的多个VFET的方法以及所得集成电路(integratedcircuit；IC)结构。
技术介绍
集成电路(IC)设计的决定常常受到装置微缩能力、装置密度、装置性能、制造效率及成本所驱动。例如，IC设计可包含非平面场效应晶体管(FET)结构，因为与平面FET相比，非平面FET消耗较少的芯片表面面积。此外，与平面FET所呈现的单维场效应相比，非平面FET呈现多维场效应，因此非平面FET在沟道区上方呈现改进的栅极控制。示例非平面FET包括例如标准鳍式FET(FINFET)以及垂直鳍式FET(VFET)。FINFET是非平面FET，其包含半导体鳍片(也就是，较高且薄的、矩形形状的半导体本体)，且在该半导体鳍片内，沟道区横向位于源/漏区之间。栅极邻近该沟道区处的该半导体鳍片的顶部表面及相对侧壁而设置。VFET是非平面FET，其也包含半导体鳍片(也就是，较高且薄的、矩形形状的半导体本体)。在此情况下，该FET组件垂本文档来自技高网...

【技术保护点】
1.一种方法，包括：形成开口，该开口延伸穿过覆盖加盖半导体鳍片的共形牺牲栅极层，穿过该加盖半导体鳍片并至衬底中，该牺牲栅极层包括牺牲材料且该开口将该加盖半导体鳍片划分成具有牺牲鳍片覆盖层的一对半导体鳍片；在该开口中形成隔离区以及位于该隔离区之上的牺牲区，该牺牲区包括该牺牲材料；凹入该牺牲材料以形成凹槽，该凹槽横向延伸于该半导体鳍片的相邻端部之间并且还环绕该半导体鳍片的上部以及该半导体鳍片上的该牺牲鳍片覆盖层；用介电间隙壁材料填充该凹槽，以形成间隙壁；移除该牺牲材料；以及利用该间隙壁作为掩膜以同时形成栅极及栅极延伸区，该栅极横向邻近该半导体鳍片的外端部及相对侧而设置，且该栅极延伸区位于在该隔离区...

【技术特征摘要】
2017.09.20 US 15/709,5001.一种方法，包括：形成开口，该开口延伸穿过覆盖加盖半导体鳍片的共形牺牲栅极层，穿过该加盖半导体鳍片并至衬底中，该牺牲栅极层包括牺牲材料且该开口将该加盖半导体鳍片划分成具有牺牲鳍片覆盖层的一对半导体鳍片；在该开口中形成隔离区以及位于该隔离区之上的牺牲区，该牺牲区包括该牺牲材料；凹入该牺牲材料以形成凹槽，该凹槽横向延伸于该半导体鳍片的相邻端部之间并且还环绕该半导体鳍片的上部以及该半导体鳍片上的该牺牲鳍片覆盖层；用介电间隙壁材料填充该凹槽，以形成间隙壁；移除该牺牲材料；以及利用该间隙壁作为掩膜以同时形成栅极及栅极延伸区，该栅极横向邻近该半导体鳍片的外端部及相对侧而设置，且该栅极延伸区位于在该隔离区之上并横向延伸于该半导体鳍片的该相邻端部以及该栅极之间并与该相邻端部以及该栅极直接接触的空间内。2.如权利要求1所述的方法，该牺牲材料与该间隙壁包括不同的材料，从而可选择性移除该牺牲材料。3.如权利要求1所述的方法，该隔离区形成于下方源/漏区之间的该衬底中，以及该方法还包括，在所述填充该凹槽以后且在所述移除该牺牲材料之前：移除该牺牲鳍片覆盖层；在该半导体鳍片上形成上方源/漏区；以及在该上方源/漏区上形成介电覆盖层，以使该间隙壁环绕该上方源/漏区及该介电覆盖层。4.如权利要求3所述的方法，该牺牲鳍片覆盖层与该间隙壁包括不同的材料，从而可选择性移除该牺牲鳍片覆盖层。5.如权利要求1所述的方法，所述移除该牺牲材料在该间隙壁下方形成腔体，该腔体横向延伸于该半导体鳍片的该相邻端部之间并环绕该半导体鳍片，以及该方法还包括：共形沉积栅极介电层；沉积栅极导体材料以填充该腔体；以及利用该间隙壁作为该掩膜执行选择性非等向性蚀刻制程，以移除位于该腔体外部的该栅极介电层及该栅极导体材料的部分，从而在该间隙壁下方的该腔体内，该栅极介电层及该栅极导体材料横向延伸于该半导体鳍片的该相邻端部之间并且还环绕该半导体鳍片。6.如权利要求1所述的方法，还包括形成延伸穿过层间介电材料并穿过该间隙壁至该栅极延伸区的栅极接触。7.如权利要求1所述的方法，还包括形成延伸穿过层间介电材料、该间隙壁及该栅极延伸区至该隔离区的延伸切割隔离区，该延伸切割隔离区将位于该栅极延伸区的第一侧上的第一栅极与位于该栅极延伸区的第二侧上的第二栅极电性隔离。8.一种方法，包括：形成开口，该开口延伸穿过覆盖多个加盖半导体鳍片的共形牺牲栅极层，各开口还延伸穿过该加盖半导体鳍片的其中之一并至衬底中，该牺牲栅极层包括牺牲材料且该开口将该加盖半导体鳍片划分成具有牺牲鳍片覆盖层的成对半导体鳍片；在各开口中形成隔离区以及位于该隔离区之上的牺牲区，该牺牲区包括该牺牲材料；凹入该牺牲材料以形成凹槽，各凹槽横向延伸于相应对的半导体鳍片中的半导体鳍片的相邻端部之间并且还环绕该相应对中的该半导体鳍片的上部以及该相应对中的该半导体鳍片上的牺牲鳍片覆盖层；分别用介电间隙壁材料填充该凹槽，以形成间隙壁；移除该牺牲材料；在栅极及栅极延伸区形成期间利用该间隙壁作为掩膜，从而使用...

【专利技术属性】
技术研发人员：谢瑞龙，拉尔斯·赖柏曼，臧辉，史帝文·本利，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY