半导体器件制造技术

本公开提供了半导体器件。一种半导体器件包括：多个第一半导体图案，垂直堆叠在衬底上并彼此垂直间隔开；以及第一栅电极，围绕所述多个第一半导体图案。第一栅电极包括：第一功函数金属图案，在所述多个第一半导体图案中的各个第一半导体图案的顶表面、底表面和侧壁上；阻挡图案，在第一功函数金属图案上；以及第一电极图案，在阻挡图案上。第一栅电极具有在所述多个第一半导体图案中的相邻的第一半导体图案之间以及在所述多个第一半导体图案中的最下面的第一半导体图案与所述衬底之间的第一部分。阻挡图案包括包含硅的金属氮化物层。阻挡图案和第一电极图案与第一部分间隔开。

【技术实现步骤摘要】
半导体器件
本专利技术构思涉及半导体器件，更具体地，涉及包括环绕栅极型晶体管的半导体器件。
技术介绍
半导体器件由于其小尺寸、多功能和/或低制造成本而在电子产业中是有用的。半导体器件可以例如被分类为用于存储逻辑数据的半导体存储器件、用于处理逻辑数据的操作的半导体逻辑器件、和/或具有存储元件和逻辑元件两者的混合半导体器件。由于电子产业中的高集成，半导体器件被越来越多地使用。例如，半导体器件由于其高可靠性、高速度和/或多功能性而被越来越多地使用。半导体器件已经变得更加复杂和集成以满足这些有益特性。
技术实现思路
本专利技术构思的一些实施方式提供了包括具有各种阈值电压的环绕栅极型晶体管的半导体器件。根据本专利技术构思的示例实施方式，一种半导体器件可以包括：多个第一半导体图案，垂直堆叠在衬底上并彼此垂直间隔开；以及第一栅电极，围绕所述多个第一半导体图案。第一栅电极可以包括：第一功函数金属图案，在所述多个第一半导体图案中的各个第一半导体图案的顶表面、底表面和侧壁上；阻挡图案，在第一功函数金属图案上；以及第一电极图案，在阻挡图案上。第一栅电极可以具有在所述多个第一半导体图案中的相邻的第一半导体图案之本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：多个第一半导体图案，垂直堆叠在衬底上并彼此垂直间隔开；和第一栅电极，在所述多个第一半导体图案上，所述第一栅电极包括：第一功函数金属图案，在所述多个第一半导体图案中的各个第一半导体图案的顶表面、底表面和侧壁上；阻挡图案，在所述第一功函数金属图案上；和第一电极图案，在所述阻挡图案上，其中所述第一栅电极具有在所述多个第一半导体图案中的相邻的第一半导体图案之间的第一部分，其中所述阻挡图案包括包含硅的第一金属氮化物层，并且其中所述阻挡图案和所述第一电极图案与所述第一部分间隔开。

【技术特征摘要】
2017.09.08 KR 10-2017-01153431.一种半导体器件，包括：多个第一半导体图案，垂直堆叠在衬底上并彼此垂直间隔开；和第一栅电极，在所述多个第一半导体图案上，所述第一栅电极包括：第一功函数金属图案，在所述多个第一半导体图案中的各个第一半导体图案的顶表面、底表面和侧壁上；阻挡图案，在所述第一功函数金属图案上；和第一电极图案，在所述阻挡图案上，其中所述第一栅电极具有在所述多个第一半导体图案中的相邻的第一半导体图案之间的第一部分，其中所述阻挡图案包括包含硅的第一金属氮化物层，并且其中所述阻挡图案和所述第一电极图案与所述第一部分间隔开。2.如权利要求1所述的半导体器件，其中所述第一栅电极具有在所述多个第一半导体图案中的最上面的第一半导体图案上的第二部分，其中所述第一部分包括所述第一功函数金属图案，并且其中所述第二部分包括顺序堆叠的所述第一功函数金属图案、所述阻挡图案和所述第一电极图案。3.如权利要求1所述的半导体器件，还包括：多个第二半导体图案，垂直堆叠在所述衬底上并彼此垂直间隔开；和第二栅电极，在所述多个第二半导体图案上，所述第二栅电极包括：第二功函数金属图案，在所述多个第二半导体图案中的各个第二半导体图案的顶表面、底表面和侧壁上；和第二电极图案，在所述第二功函数金属图案上，其中所述第二功函数金属图案包括比所述第一功函数金属图案的功函数小的功函数。4.如权利要求3所述的半导体器件，其中所述第一功函数金属图案包括第二金属氮化物层，并且其中所述第二功函数金属图案包括包含硅和/或铝的第三金属氮化物层。5.如权利要求4所述的半导体器件，其中所述第二功函数金属图案包括包含硅的所述第三金属氮化物层，并且其中所述第二功函数金属图案包括基于与所述衬底的距离而变化的硅浓度。6.如权利要求3所述的半导体器件，其中所述第二功函数金属图案包括包含硅的第二金属氮化物层，并且其中所述阻挡图案包括比所述第二功函数金属图案的硅浓度大的硅浓度。7.如权利要求3所述的半导体器件，其中所述第二功函数金属图案包括多个功函数金属层和在所述多个功函数金属层之间的中间层，其中所述多个功函数金属层中的各个功函数金属层包括包含硅的第二金属氮化物层，并且其中所述中间层包括硅层。8.如权利要求3所述的半导体器件，其中所述第二栅电极具有在所述多个第二半导体图案中的相邻的第二半导体图案之间的第一部分和在所述多个第二半导体图案中的最上面的第二半导体图案上的第二部分，其中所述第二栅电极的所述第一部分包括所述第二功函数金属图案，并且其中所述第二栅电极的所述第二部分包括顺序堆叠的所述第二功函数金属图案和所述第二电极图案。9.如权利要求1所述的半导体器件，还包括：多个第二半导体图案，垂直堆叠在所述衬底上并彼此垂直地间隔开；和第二栅电极，在所述第二半导体图案上，所述第二栅电极包括：第二功函数金属图案，在所述多个第二半导体图案中的各个第二半导体图案的顶表面、底表面和侧壁上；和第二电极图案，在所述第二功函数金属图案上，其中所述第一功函数金属图案包括第一功函数金属层，其中所述第二功函数金属图案包括所述第一功函数金属层和第二功函数金属层，并且其中所述第二功函数金属层包括比所述第一功函数金属层的功函数小的功函数。10.如权利要求1所述的半导体器件，其中所述阻挡图案包括在从20at％至50at％的范围内的硅浓度。11.如权利要求1所述的半导体器件，其中所述第一电极图案包括比所述第一功函数金属图案的电阻小的电阻，并且其中所述第一...

【专利技术属性】
技术研发人员：郑元根，金宰中，张镇圭，金相溶，罗勋奏，李东洙，玄尚镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR