数据存储方法、存储器存储装置及存储器控制电路单元制造方法及图纸

本发明专利技术的一范例实施例提供一种数据存储方法、存储器存储装置及存储器控制电路单元，其用于可复写式非易失性存储器模块。所述方法包括：执行数据整并操作；根据可复写式非易失性存储器模块的数据存储状况调整从主机系统接收待写入数据的单位时间数据接收量；在执行数据整并操作的期间，将所接收的待写入数据存储至缓冲存储器；以及将存储于缓冲存储器的数据存储至可复写式非易失性存储器模块。

Data storage method, memory storage device and memory control circuit unit

An example embodiment of the present invention provides a data storage method, a memory storage device and a memory control circuit unit for a replicable non-volatile memory module. The method includes: performing data consolidation operation; adjusting the unit time data receiving amount of data to be written from the host system according to the data storage status of the replicable non-volatile memory module; storing the received data to the buffer memory during the data consolidation operation; and storing the data stored in the buffer memory to the replicable memory. Non-volatile memory module.

【技术实现步骤摘要】
数据存储方法、存储器存储装置及存储器控制电路单元
本专利技术涉及一种存储器管理技术，尤其涉及一种数据存储方法、存储器存储装置及存储器控制电路单元。
技术介绍
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritablenon-volatilememorymodule)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。一般来说，存储器装置中会配置有一预设数目的闲置实体区块。当欲存储数据时，其中的一个闲置实体区块会被使用以存储此数据。然而，随着越来越多的数据被存入存储器装置中，越来越多的闲置实体区块会被使用并且使得闲置实体区块的数目逐渐减少。当存储器装置中闲置实体区块的数目减少到一特定数目时，存储器装置会执行一数据整并操作(也称为垃圾收集操作)，以尝试释放出新的闲置实体区块。然而，当主机系统在写入数据时，若存储器装置同时在执行数据整并操作，则主机系统的数据写入速度可能会忽快忽慢。
技术实现思路
本专利技术的一范例实施例提供一种数据存储方法、存储器存储装置及存储器控制电路单元，可在存储器存储装置执行数据整并操作时使存储器存储装置相对于主机系统的数据写入速度维持稳定。本专利技术的一范例实施例提供一种数据存储方法，其用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，所述数据存储方法包括：执行数据整并操作；根据所述可复写式非易失性存储器模块的数据存储状况调整从主机系统接收待写入数据的单位时间数据接收量；在执行所述数据整并操作的期间，将所述待写入数据存储至缓冲存储器；以及将存储于所述缓冲存储器的所述待写入数据存储至所述可复写式非易失性存储器模块。在本专利技术的一范例实施例中，根据所述可复写式非易失性存储器模块的所述数据存储状况调整从所述主机系统接收所述待写入数据的所述单位时间数据接收量的步骤包括：评估对应于所述数据整并操作的闲置实体单元释放作动；以及根据所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量。在本专利技术的一范例实施例中，评估对应于所述数据整并操作的所述闲置实体单元释放作动的步骤包括：获得所述些实体单元中非闲置实体单元的有效计数，其中所述有效计数对应于所述非闲置实体单元所存储的有效数据的数据量；以及根据所述有效计数评估所述闲置实体单元释放作动。在本专利技术的一范例实施例中，根据所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量的步骤包括：根据所述数据整并操作的数据写入速度与所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量。在本专利技术的一范例实施例中，所述的数据存储方法还包括：将从所述主机系统接收所述待写入数据的数据接收速度维持于与所述单位时间数据接收量一致。在本专利技术的一范例实施例中，将从所述主机系统接收所述待写入数据的所述数据接收速度维持于与所述单位时间数据接收量一致的步骤包括：若从所述主机系统接收所述待写入数据的所述数据接收速度低于所述单位时间数据接收量，将所述数据接收速度从第一数据接收速度提高至第二数据接收速度；以及若所述数据接收速度高于所述单位时间数据接收量，将所述数据接收速度从所述第一数据接收速度降低至第三数据接收速度。在本专利技术的一范例实施例中，所述的数据存储方法还包括：不限制所述数据整并操作的数据写入速度。在本专利技术的一范例实施例中，根据所述可复写式非易失性存储器模块的所述数据存储状况调整从所述主机系统接收所述待写入数据的所述单位时间数据接收量的步骤包括：调整待写入数据传输参数，其中所述待写入数据传输参数反映出所述单位时间数据接收量，其中所述待写入数据传输参数包括事件执行时间参数、事件状态回复时间参数、频宽限制参数、频率限制参数或封包容量参数。本专利技术的另一范例实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述存储器控制电路单元用以指示所述可复写式非易失性存储器模块执行数据整并操作，其中所述存储器控制电路单元更用以根据所述可复写式非易失性存储器模块的数据存储状况调整从所述主机系统接收待写入数据的单位时间数据接收量，其中在执行所述数据整并操作的期间，所述存储器控制电路单元更用以将所述待写入数据存储至缓冲存储器，其中所述存储器控制电路单元更用以指示将存储于所述缓冲存储器的所述数据存储至所述可复写式非易失性存储器模块。在本专利技术的一范例实施例中，所述存储器控制电路单元根据所述可复写式非易失性存储器模块的所述数据存储状况调整从所述主机系统接收所述待写入数据的所述单位时间数据接收量的操作包括：评估对应于所述数据整并操作的闲置实体单元释放作动；以及根据所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量。在本专利技术的一范例实施例中，所述存储器控制电路单元评估对应于所述数据整并操作的所述闲置实体单元释放作动的操作包括：获得所述些实体单元中非闲置实体单元的有效计数，其中所述有效计数对应于所述非闲置实体单元所存储的有效数据的数据量；以及根据所述有效计数评估所述闲置实体单元释放作动。在本专利技术的一范例实施例中，所述存储器控制电路单元根据所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量的操作包括：根据所述数据整并操作的数据写入速度与所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量。在本专利技术的一范例实施例中，所述存储器控制电路单元还用以将从所述主机系统接收所述待写入数据的数据接收速度维持于与所述单位时间数据接收量一致。在本专利技术的一范例实施例中，所述存储器控制电路单元将从所述主机系统接收所述待写入数据的所述数据接收速度维持于与所述单位时间数据接收量一致的操作包括：若从所述主机系统接收所述待写入数据的所述数据接收速度低于所述单位时间数据接收量，将所述数据接收速度从第一数据接收速度提高至第二数据接收速度；以及若所述数据接收速度高于所述单位时间数据接收量，将所述数据接收速度从所述第一数据接收速度降低至第三数据接收速度。在本专利技术的一范例实施例中，所述存储器控制电路单元更用以不限制所述数据整并操作的一数据写入速度。在本专利技术的一范例实施例中，所述存储器控制电路单元根据所述可复写式非易失性存储器模块的所述数据存储状况调整从所述主机系统接收所述待写入数据的所述单位时间数据接收量的操作包括：调整待写入数据传输参数，其中所述待写入数据传输参数反映出所述单位时间数据接收量，其中所述待写入数据传输参数包括事件执行时间参数、事件状态回复时间参数、频宽限制参数、频率限制参数或封包容量参数。本专利技术的另一范例实施例提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，其中所述存储器控制电路单元包括主机接口、存储器接口、缓冲存储器及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连本文档来自技高网...

【技术保护点】
1.一种数据存储方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，其特征在于，所述数据存储方法包括：执行数据整并操作；根据所述可复写式非易失性存储器模块的数据存储状况调整从主机系统接收待写入数据的单位时间数据接收量；在执行所述数据整并操作的期间，将所述待写入数据存储至缓冲存储器；以及将存储于所述缓冲存储器的所述待写入数据存储至所述可复写式非易失性存储器模块。

【技术特征摘要】
1.一种数据存储方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，其特征在于，所述数据存储方法包括：执行数据整并操作；根据所述可复写式非易失性存储器模块的数据存储状况调整从主机系统接收待写入数据的单位时间数据接收量；在执行所述数据整并操作的期间，将所述待写入数据存储至缓冲存储器；以及将存储于所述缓冲存储器的所述待写入数据存储至所述可复写式非易失性存储器模块。2.根据权利要求1所述的数据存储方法，其中根据所述可复写式非易失性存储器模块的所述数据存储状况调整从所述主机系统接收所述待写入数据的所述单位时间数据接收量的步骤包括：评估对应于所述数据整并操作的闲置实体单元释放作动；以及根据所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量。3.根据权利要求2所述的数据存储方法，其中评估对应于所述数据整并操作的所述闲置实体单元释放作动的步骤包括：获得所述多个实体单元中非闲置实体单元的有效计数，其中所述有效计数对应于所述非闲置实体单元所存储的有效数据的数据量；以及根据所述有效计数评估所述闲置实体单元释放作动。4.根据权利要求2所述的数据存储方法，其中根据所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量的步骤包括：根据所述数据整并操作的数据写入速度与所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量。5.根据权利要求2项所述的数据存储方法，其中所评估的所述闲置实体单元释放作动所对应的一闲置实体单元释放率正相关于所述单位时间数据接收量。6.根据权利要求1项所述的数据存储方法，还包括：将从所述主机系统接收所述待写入数据的一数据接收速度维持于与所述单位时间数据接收量一致。7.根据权利要求6所述的数据存储方法，其中将从所述主机系统接收所述待写入数据的所述数据接收速度维持于与所述单位时间数据接收量一致的步骤包括：若从所述主机系统接收所述待写入数据的所述数据接收速度低于所述单位时间数据接收量，将所述数据接收速度从第一数据接收速度提高至第二数据接收速度；以及若所述数据接收速度高于所述单位时间数据接收量，将所述数据接收速度从所述第一数据接收速度降低至第三数据接收速度。8.根据权利要求1所述的数据存储方法，其中所述可复写式非易失性存储器模块的所述数据存储状况对应于有效数据在所述多个实体单元中的分布状况。9.根据权利要求1所述的数据存储方法，还包括：不限制所述数据整并操作的数据写入速度。10.根据权利要求1所述的数据存储方法，其中根据所述可复写式非易失性存储器模块的所述数据存储状况调整从所述主机系统接收所述待写入数据的所述单位时间数据接收量的步骤包括：调整一待写入数据传输参数，其中所述待写入数据传输参数反映出所述单位时间数据接收量，其中所述待写入数据传输参数包括事件执行时间参数、事件状态回复时间参数、频宽限制参数、频率限制参数或封包容量参数。11.根据权利要求1所述的数据存储方法，其中在执行所述数据整并操作的期间，从所述主机系统接收所述待写入数据的所述单位时间数据接收量低于非在所述数据整并操作的期间，从所述主机系统接收另一待写入数据的单位时间数据接收量。12.根据权利要求1所述的数据存储方法，其中所述数据整并操作所对应的一闲置实体单元释放作动的执行所需时间负相关于所述单位时间数据接收量。13.一种存储器存储装置，其特征在于，包括：连接接口单元，用以连接至主机系统；可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；以及存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述存储器控制电路单元用以指示所述可复写式非易失性存储器模块执行数据整并操作，其中所述存储器控制电路单元更用以根据所述可复写式非易失性存储器模块的数据存储状况调整从所述主机系统接收待写入数据的单位时间数据接收量，其中在执行所述数据整并操作的期间，所述存储器控制电路单元更用以将所述待写入数据存储至缓冲存储器，其中所述存储器控制电路单元更用以指示将存储于所述缓冲存储器的所述数据存储至所述可复写式非易失性存储器模块。14.根据权利要求13所述的存储器存储装置，其中所述存储器控制电路单元根据所述可复写式非易失性存储器模块的所述数据存储状况调整从所述主机系统接收所述待写入数据的所述单位时间数据接收量的操作包括：评估对应于所述数据整并操作的闲置实体单元释放作动；以及根据所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量。15.根据权利要求14所述的存储器存储装置，其中所述存储器控制电路单元评估对应于所述数据整并操作的所述闲置实体单元释放作动的操作包括：获得所述多个实体单元中非闲置实体单元的有效计数，其中所述有效计数对应于所述非闲置实体单元所存储的有效数据的数据量；以及根据所述有效计数评估所述闲置实体单元释放作动。16.根据权利要求14所述的存储器存储装置，其中所述存储器控制电路单元根据所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量的操作包括：根据所述数据整并操作的数据写入速度与所评估的所述闲置实体单元释放作动决定所述单位时间数据接收量。17.根据权利要求14所述的存储器存储装置，其中所评估的所述闲置实体单元释放作动所对应的闲置实体单元释放率正相关于所述单位时间数据接收量。18.根据权利要求13所述的存储器存储装置，其中所述存储器控制电路单元更用以将从所述主机系统接收所述待写入数据的数据接收速度维持于与所述单位时间数据接收量一致。19.根据权利要求18所述的存储器存储装置，其中所述存储器控制电路单元将从所述主机系统接...

【专利技术属性】
技术研发人员：刘绍先，郭建汉，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾,71