存储器受约束的转换表管理制造技术

本发明专利技术揭示用于存储器受约束的转换表管理的装置和技术。将转换表的层级在逻辑上分段成多个片段。此处，所述转换表的底部层级包含用于存储装置的一部分的逻辑到物理地址配对，且所述转换表的其它层级包含所述转换表内的参考。将所述多个片段写入到所述存储装置。将所述多个片段中的第一片段加载到字节可寻址存储器。接收对地址转换的请求，且确定所述请求是针对由所述多个片段中的第二片段参考的地址。随后在所述字节可寻址存储器中以所述第二片段替换所述第一片段，且使用所述第二片段定位所述转换表的包含所述地址转换的较低层级来满足所述请求。

Conversion table management with memory constraints

The present invention discloses devices and techniques for memory-constrained conversion table management. The hierarchy of the transformation table is logically segmented into multiple fragments. Here, the bottom level of the conversion table contains a logical to physical address pairing for a portion of the storage device, and the other levels of the conversion table contain references in the conversion table. The plurality of fragments are written to the storage device. The first segment of the plurality of segments is loaded into a byte addressable memory. A request for address translation is received, and it is determined that the request is for an address referred to by the second segment of the plurality of segments. The first segment is then replaced by the second segment in the byte addressable memory, and the lower level of the conversion table containing the address translation is positioned using the second segment to satisfy the request.

【技术实现步骤摘要】
存储器受约束的转换表管理
本申请涉及用于存储器受约束的转换表管理的装置和技术。
技术介绍
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可当不被供电时保持所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3DXPointTM存储器等等。快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。两个常见类型的快闪存储器阵列架构包含NAND和NOR架构，以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在一实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的一串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。NOR和NAND架构半导体存储器阵列都是通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，选定存储器单元便使其数据值置于位线上，从而取决于特定单元经编程的状态而造成不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施加于漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)驱动耦合到每一群组的未选定存储器单元的栅极的字线以使每一群组的未选定存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线通过每一串联耦合的群组流动到位线，仅受每一群组的选定存储器单元限制，从而使选定存储器单元的当前经编码数据值置于位线上。NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可个别地或共同地编程到一个或若干经编程状态。举例来说，单电平单元(SLC)可表示两个经编程状态(例如，1或0)中的一个，表示一个数据位。然而，快闪存储器单元也可表示多于两个经编程状态中的一个，从而允许制造较高密度存储器而无需增加存储器单元的数目，因为每一单元可表示多于一个二进制数位(例如，多于一个位)。这些单元可称为多状态存储器单元、多数位单元或多电平单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如，四个经编程状态中的一个)的存储器单元，三电平单元(TLC)可指代每单元可存储三个数据位(例如，八个经编程状态中的一个)的存储器单元，且四电平单元(QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，可指代每单元可存储多于一个数据位(即，可表示多于两个经编程状态)的任何存储器单元。传统的存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为了针对给定面积增加存储器容量且减小成本，已减小单独存储器单元的大小。然而，存在单独存储器单元的大小减少的技术限制，且因此存在2D存储器阵列的存储器密度的技术限制。作为响应，正开发三维(3D)存储器结构，例如3DNAND架构半导体存储器装置，以进一步增加存储器密度且降低存储器成本。这些3DNAND装置经常包含存储单元串，其串联(例如，漏极到源极)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间。在一实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属-氧化物半导体(MOS)结构装置等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直隔开的层次。半导体结构(例如，多晶硅结构)可邻近于存储单元串而延伸以形成用于所述串的存储单元的通道。在竖直串的实例中，多晶硅结构可呈竖直延伸支柱的形式。在一些实例中串可以“折叠”，且因此相对于U形支柱而布置。在其它实例中，多个竖直结构可堆叠于彼此之上以形成存储单元串的堆叠阵列。存储器阵列或装置可组合在一起以形成存储器系统的存储容量，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD尤其可用作计算机的主要存储装置，关于例如性能、大小、重量、坚固性、工作温度范围和功率消耗具有优于带有移动部件的传统硬盘驱动器的优点。举例来说，SSD可具有减少的寻道时间、等待时间或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。SSD可包含若干存储器装置，包含若干裸片或逻辑单元(例如，逻辑单元数字或LUN)，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。这些SSD可包含一或多个快闪存储器裸片，其上包含若干存储器阵列和外围电路。快闪存储器阵列可包含组织成若干物理页的若干存储器单元块。在许多实例中，SSD也将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可与存储器操作结合从主机接收命令，所述存储器操作例如在存储器装置与主机之间传送数据(例如，用户数据和相关联完整性数据，例如错误数据和地址数据等)的读取或写入操作，或者从存储器装置擦除数据的擦除操作。
技术实现思路
本申请的一个方面是针对一种用于存储器转换表管理的装置。在一个实施例中，所述装置包括：字节可寻址存储器；存储装置；以及控制器，其用以：将转换表的层级在逻辑上分段为多个片段，其中所述转换表的底部层级包含用于所述存储装置的一部分的逻辑到物理地址配对，且所述转换表的其它层级包含所述转换表内的参考；将所述多个片段写入到所述存储装置；将所述多个片段中的第一片段加载到所述字节可寻址存储器；接收对地址转换的请求；确定所述请求是针对由所述多个片段中的第二片段参考的地址；在所述字节可寻址存储器中以所述第二片段替换所述第一片段；以及使用所述第二片段定位所述转换表的包含所述地址转换的较低层级来满足所述请求。本申请的另一方面是针对一种用于存储器转换表管理的方法。在一个实施例中，所述方法包括：将转换表的层级在逻辑上分段为多个片段，其中所述转换表的底部层级包含用于存储装置的一部分的逻辑到物理地址配对，且所述转换表的其它层级包含所述转换表内的参考；将所述多个片段写入到所述存储装置；将所述多个片段中的第一片段加载到字节可寻址存储器；接收对地址转换的请求；确定所述请求是针对由所述多个片段中的第二片段参考的地址；在所述字节可寻址存储器中以所述第二片段替换所述第一片段；以及使用所述第二片段定位所述转换表的包含所述地址转换的较低层级来满足所述请求。本申请的又一方面是针对至少一个机器可读媒体，其包含指令，所述指令当由处理电路执行时致使所述处理电路执行如上所述的任一本文档来自技高网...

【技术保护点】
1.一种用于存储器转换表管理的装置，所述装置包括：字节可寻址存储器；存储装置；以及控制器，其用以：将转换表的层级在逻辑上分段为多个片段，其中所述转换表的底部层级包含用于所述存储装置的一部分的逻辑到物理地址配对，且所述转换表的其它层级包含所述转换表内的参考；将所述多个片段写入到所述存储装置；将所述多个片段中的第一片段加载到所述字节可寻址存储器；接收对地址转换的请求；确定所述请求是针对由所述多个片段中的第二片段参考的地址；在所述字节可寻址存储器中以所述第二片段替换所述第一片段；以及使用所述第二片段定位所述转换表的包含所述地址转换的较低层级来满足所述请求。

【技术特征摘要】
2017.08.31 US 15/692,6221.一种用于存储器转换表管理的装置，所述装置包括：字节可寻址存储器；存储装置；以及控制器，其用以：将转换表的层级在逻辑上分段为多个片段，其中所述转换表的底部层级包含用于所述存储装置的一部分的逻辑到物理地址配对，且所述转换表的其它层级包含所述转换表内的参考；将所述多个片段写入到所述存储装置；将所述多个片段中的第一片段加载到所述字节可寻址存储器；接收对地址转换的请求；确定所述请求是针对由所述多个片段中的第二片段参考的地址；在所述字节可寻址存储器中以所述第二片段替换所述第一片段；以及使用所述第二片段定位所述转换表的包含所述地址转换的较低层级来满足所述请求。2.根据权利要求1所述的装置，其中为了将所述多个片段写入到所述存储装置，所述控制器对所述存储装置的可写入所述多个片段的位置实施约束。3.根据权利要求2所述的装置，其中所述约束要求所述存储装置的所述位置为邻接的。4.根据权利要求3所述的装置，其中所述多个片段中的多于一个写入到所述存储装置的最小可寻址部分。5.根据权利要求2所述的装置，其中所述约束对应于所述存储装置的物理属性。6.根据权利要求5所述的装置，其中所述物理属性是在所述存储装置内重复的固定页、子块、块或裸片，其中所述存储装置是NAND阵列。7.根据权利要求6所述的装置，其中所述固定页是块中的第一页，所述固定块是裸片中的第一块，且所述固定裸片是所述NAND阵列中的第一裸片。8.根据权利要求6所述的装置，其中为了以所述第二片段替换所述第一片段，所述控制器搜索所述固定页、块或裸片是否有所述第二片段。9.根据权利要求8所述的装置，其中为了搜索所述第二片段，所述控制器检查所述固定页、块或裸片的每一重复直到找到转换表标记为止。10.根据权利要求1所述的装置，其中为了将所述多个片段中的所述第一片段加载到所述字节可寻址存储器，所述控制器将到所述第二片段的指针添加到所述字节可寻址存储器。11.根据权利要求10所述的装置，其中为了将所述多个片段中的所述第一片段加载到所述字节可寻址存储器，所述控制器将到所述多个片段中的第三第二片段的第二指针添加到所述字节可寻址存储器，其中所述多个片段经排序，且其中所述第三片段在所述第一片段前面且所述第二片段跟随所述第一片段。12.根据权利要求10所述的装置，其中所述指针是到所述多个片段中的另一片段的仅有指针，且其中全部所述多个片段可通过相应指针寻址以形成环数据结构。13.根据权利要求1所述的装置，其中所述装置是三维NAND快闪装置。14.一种用于存储器转换表管理的方法...

【专利技术属性】
技术研发人员：S·A·琼，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US