本申请案涉及包括掺杂碳的氮化硅的半导体装置结构和相关方法。本发明专利技术涉及一种半导体装置结构，其包括交替的电介质层级和导电层级的分层以及在阶梯结构的所述分层上方的掺杂碳的氮化硅。所述掺杂碳的氮化硅排除碳氮化硅。一种形成所述半导体装置结构的方法包括在包括交替的电介质层级和导电层级的阶梯结构中形成梯级。在所述梯级上方形成掺杂碳的氮化硅，在所述掺杂碳的氮化硅上方形成氧化物材料且在所述氧化物材料中形成开口。所述开口延伸到所述掺杂碳的氮化硅。移除所述掺杂碳的氮化硅以将所述开口延伸到所述阶梯结构的所述导电层级中。本发明专利技术揭示额外方法。
【技术实现步骤摘要】
包括掺杂碳的氮化硅的半导体装置结构和相关方法相关申请案的交叉参考本申请案主张2017年8月24日申请的第15/685,690号“包括掺杂碳的氮化硅的半导体装置结构和相关方法(SemiconductorDeviceStructuresComprisingCarbon-DopedSiliconNitrideandRelatedMethods)”的申请日期的优先权。
本文揭示的实施例涉及半导体装置结构的制造(例如，包含阶梯结构的半导体装置结构)和形成所述半导体装置结构的方法。更具体来说，本专利技术的实施例涉及具有阶梯结构并包括掺杂碳的氮化硅且具有不同深度的接触件的半导体装置结构以及形成所述半导体装置结构的方法。
技术介绍
半导体行业的持续目标为增大存储器装置(例如，非易失性存储器装置(例如，NAND快闪存储器装置))的存储器密度(例如，每个存储器裸片的存储器胞元数量)。一种增大非易失性存储器装置中的存储器密度的方法是实施垂直存储器阵列(又称为“三维(3D)存储器阵列”)架构。常规垂直存储器阵列包含延伸穿过导电结构和绝缘结构的分层的晶体管/存储器胞元柱。所述分层包含交替的导电结构和绝缘结构，其中所述导电结构充当控制栅极。与具有常规平面(例如，二维)晶体管布置相比，此配置通过在裸片上向上(例如，纵向、垂直)建立所述阵列而容许更大数量的晶体管定位在裸片区域单元中。常规垂直存储器阵列包含导电结构与存取线(例如，字线)之间的电连接，使得垂直存储器阵列中的存储器胞元可经唯一地选择用于写入、读取或擦除操作。一种形成此电连接的方法包含形成在导电结构的边缘(例如侧端)处具有所谓的“梯级”的所谓的“阶梯”结构。通过反复修整或蚀刻导电结构的暴露区而形成所述梯级。所述梯级界定接触件区，在其上形成接触件以提供对导电结构的电接达。给定梯级状轮廓的情况下，导电结构包含较浅导电结构和较深导电结构两者。为了提供到所述较浅导电结构和所述较深导电结构两者的电连接，形成穿过所述导电结构和所述绝缘结构的具有不同深度的开口。由于所述导电结构定位在不同深度，所以在各种深度形成开口以接触个别梯级(例如，落在个别梯级上)。为确保所述开口经形成到所要深度，进行蚀刻工艺以形成下至较深导电结构的开口。但是，所述蚀刻工艺的时间量和其它条件增大了到所述较浅导电结构的所述开口将被过度蚀刻(例如，刺穿)到所述导电结构的可能性。对用于蚀刻工艺中的蚀刻化学品的调整未充分解决此问题。另外，在所述导电结构中存在空隙或晶界的情况下，所述较浅导电结构的刺穿更可能出现。随着半导体装置中的分层数增大且所述导电结构变得更薄，可使用多个掩模来形成具有不同深度的开口，从而防止较浅导电结构的刺穿。但是，使用多个掩模增加了总体工艺的额外处理动作、复杂度及成本。
技术实现思路
本专利技术揭示一种形成半导体装置结构的方法。所述方法包括在包括交替的电介质层级和导电层级的阶梯结构中形成梯级。在所述梯级上方形成掺杂碳的氮化硅。在所述掺杂碳的氮化硅上方形成氧化物材料且在所述氧化物材料中形成开口。所述开口延伸到所述掺杂碳的氮化硅。移除所述掺杂碳的氮化硅以将所述开口延伸到所述阶梯结构的所述导电层级中。本专利技术揭示一种形成半导体装置结构的方法。所述方法包括在包括电介质层级和氮化物材料的分层的阶梯结构中形成梯级。在所述梯级上方形成包括掺杂碳的氮化硅的蚀刻停止材料且在所述蚀刻停止材料上方形成氧化物材料。使用导电层级替换所述分层的所述氮化物材料。在所述氧化物材料中形成开口以暴露覆盖所述导电层级的接触件区的所述蚀刻停止材料。所述开口延伸穿过所述蚀刻停止材料及所述电介质层级且到所述导电层级的所述接触件区以形成接触件孔，使用导电材料填充所述接触件孔以形成接触件。也揭示一种半导体装置结构，其包括交替的电介质层级和导电层级的分层以及在阶梯结构的分层上方的掺杂碳的氮化硅。所述掺杂碳的氮化硅排除碳氮化硅。附图说明图1到6是展示根据本专利技术的一些实施例的阶梯结构的制造工艺的横截面视图；图7到10是展示根据本专利技术的其它实施例的阶梯结构的制造工艺的横截面视图；及图11到17是展示根据本专利技术的其它实施例的阶梯结构的制造工艺的横截面视图。具体实施方式描述具有接触件的阶梯结构，所述接触件具有不同高度且经电连接到在不同深度的导电材料。也描述形成与在半导体装置结构上定位在不同深度的导电材料电连接的接触件的方法。方法利用蚀刻停止材料来使接触件能够接触所要层级处的导电材料(例如，落在所述导电材料上)。所述蚀刻停止材料耐受用于形成接触件中的蚀刻化学品，例如耐受用于形成接触件的湿式蚀刻化学品和干式蚀刻化学品。蚀刻停止材料也可相对于半导体装置结构中的特定其它材料是选择性蚀刻的。在一些实施例中，蚀刻停止材料是氮化硅材料，例如掺杂碳的氮化硅材料。本专利技术的方法用于形成包含一或多个阶梯结构的3D半导体装置结构，例如，3DNAND快闪存储器装置，其包含但不限于3D浮动栅极NAND快闪存储器装置或3D替换栅极NAND快闪存储器装置。以下描述提供特定细节(例如，材料类型、材料厚度和处理条件)以便提供对本文描述的实施例的透彻描述。但是，所属领域的技术人员将理解，本文描述的实施例可在不采用这些特定细节的情况下实践。实际上，可结合用于半导体行业中的常规制造技术实践所述实施例。另外，本文提供的描述并不形成对半导体装置结构或用于制造半导体装置结构的完整工艺流程的完整描述且下文描述的结构并不形成完整的半导体装置结构。在下文详细描述理解本文描述的实施例所必要的那些工艺动作和结构。可通过常规技术执行形成完整半导体装置结构的额外动作。本文呈现的图仅是为了图示说明的目的，且并不希望是任何特定材料、组件、结构、装置或系统的实际视图。将预期起因于(例如)制造技术及/或公差的图中描述的形状的变化。因此，本文描述的实施例并不视为限于如图示说明的特定形状或区，而包含归因于(例如)制造的形状偏差。例如，图示说明或描述为盒状的区可具有粗糙及/或非线性特征，且图示说明或描述为圆形的区可包含一些粗糙及/或非线性特征。此外，经图示说明的锐角可为圆化的，反之亦然。因此，图中图示说明的区本质上是示意性的，且其形状并不意在图示说明区的精确形状且并不限制权利要求书的范围。附图不按比例绘制。另外，图之间共用的元件可保持相同的数字编号。如本文使用，术语“垂直”、“纵向”、“水平”和“侧向”是参考结构的主平面且不一定由地球的重力场界定。“水平”或“侧向”方向是实质上平行于结构的主平面的方向，而“垂直”或“纵向”是实质上垂直于结构的主平面的方向。结构的主平面由相较于结构的其它表面具有相对大的面积的结构的表面界定。如本文使用，空间相对术语(例如，“在……下方”、“在……下”、“下”、“底部”、“在……上方”、“上”、“顶部”、“前部”、“后部”、“左侧”、“右侧”和类似物)可出于便于描述的目的而用于描述图中图示说明的一个元件或特征与另一元件或特征的关系。除非另有指定，否则空间相对术语意在涵盖除了图中描述的定向外的材料的不同定向。例如，如果图中的材料倒转，那么描述为“在其它元件或特征下”或“在其它元件或特征下方”或“在其它元件或特征之下”或“在其它元件或特征的底部”将定向在“在其它元件或特征上方”或“在其它元件或特征的顶部”。因此，本文档来自技高网...
【技术保护点】
1.一种半导体装置结构，其包括：阶梯结构，其包括交替的电介质层级和导电层级的分层；及掺杂碳的氮化硅，其在所述阶梯结构的所述分层上方，所述掺杂碳的氮化硅排除碳氮化硅。
【技术特征摘要】
2017.08.24 US 15/685,6901.一种半导体装置结构，其包括：阶梯结构，其包括交替的电介质层级和导电层级的分层；及掺杂碳的氮化硅，其在所述阶梯结构的所述分层上方，所述掺杂碳的氮化硅排除碳氮化硅。2.根据权利要求1所述的半导体装置结构，其中所述掺杂碳的氮化硅与每一分层的所述电介质层级直接接触。3.根据权利要求1所述的半导体装置结构，其中所述掺杂碳的氮化硅与每一分层的所述电介质层级的水平表面直接接触且与每一分层的所述电介质层级和所述导电层级的垂直表面直接接触。4.根据权利要求1所述的半导体装置结构，其中所述掺杂碳的氮化硅包括氮化硅以及从约1重量％的碳到约15重量％的碳。5.根据权利要求1所述的半导体装置结构，其中所述掺杂碳的氮化硅包括氮化硅以及从约5重量％的碳到约15重量％的碳。6.根据权利要求1所述的半导体装置结构，其中所述掺杂碳的氮化硅包括氮化硅以及从约8重量％的碳到约12重量％的碳。7.根据权利要求1所述的半导体装置结构，其中所述掺杂碳的氮化硅包括氮化硅以及约10重量％的碳。8.根据权利要求1所述的半导体装置结构，其中所述掺杂碳的氮化硅具有在约与约之间的厚度。9.根据权利要求1所述的半导体装置结构，其中所述掺杂碳的氮化硅具有均匀厚度。10.根据权利要求1所述的半导体装置结构，其进一步包括与所述分层的所述导电层级电接触的接触件。11.根据权利要求10所述的半导体装置结构，其中所述接触件中的至少一者具有不同于所述接触件中的另一者的高度的高度。12.根据权利要求10所述的半导体装置结构，其中所述接触件的每一接触件经电连接到所述分层的不同导电层级。13.根据权利要求12所述的半导体装置结构，其中所述接触件的每一者延伸穿过所述掺杂碳的氮化硅及所述电介质层级且到所述分层的所述导电层级中。14.根据权利要求1所述的半导体装置结构，其进一步包括延伸穿过所述电介质层级和所述导电层级的所述分层的至少部分的沟道材料。15.根据权利要求14所述的半导体装置结构，其进一步包括沿着所述沟道材料的长度的存储器胞元。16.一种形成半导体装置结构的方法，其包括：在包括交替的电介质层级和导电层级的阶梯结构中形成梯级；在所述梯级上方形成掺杂碳的氮化硅；在所...
【专利技术属性】
技术研发人员：房骏，王菲，S·拉托德，R·纳鲁卡尔，M·帕克，M·J·金，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。