The present application relates to semiconductor devices and their formation methods, and discloses a method for reducing line swing. The method includes forming a silicon patterned layer over a substrate and depositing a mask layer over the silicon patterned layer. The mask layer is patterned to form one or more openings therein. The mask layer is thinned and one or more openings are widened to provide a smaller aspect ratio. Then the pattern of the mask layer is used to pattern the silicon patterned layer. The silicon patterned layer is then used to patternize the target layer in which the metal lines are formed.
【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术的实施例涉及半导体器件及其形成方法，尤其涉及线摆动(wiggling)的减少。
技术介绍
为了在晶片上形成集成电路，因而使用光刻处理。典型的光刻处理涉及施加光致抗蚀剂以及在光致抗蚀剂上设定图案。经图案化的光致抗蚀剂中的图案被设定在光刻掩模中，并且由光刻掩模中的透明部分或不透明部分来设定。然后通过蚀刻步骤将经图案化的光致抗蚀剂中的图案转移到下方的特征，其中，经图案化的光致抗蚀剂被用作蚀刻掩模。在蚀刻步骤之后，去除经图案化的光致抗蚀剂。随着集成电路的尺寸不断缩小，在光图案化技术中使用的层的高纵横比(aspectratio)堆叠可能导致在图案转移到非晶硅衬底期间产生不良的摆动阻力。线摆动会进而导致图案缺陷。图案缺陷和线摆动可能会导致金属图案线断裂并导致图案不合格。
技术实现思路
在一个方面，本申请提供了一种用于形成半导体器件的方法，包括：在衬底上形成图案层；在图案层上沉积第一掩模层；图案化第一掩模层以在其中形成一个或多个开口；薄化第一掩模层；加宽第一掩模层的一个或多个开口；以及将第一掩模层的图案转移到图案层。在第二方面，本申请提供了一种用于...
【技术保护点】
1.一种用于形成半导体器件的方法，包括：在衬底上形成图案层；在所述图案层上沉积第一掩模层；图案化所述第一掩模层以在其中形成一个或多个开口；薄化所述第一掩模层；加宽所述第一掩模层的所述一个或多个开口；以及将所述第一掩模层的图案转移到所述图案层。
【技术特征摘要】
2017.08.31 US 62/552,464;2018.01.15 US 15/871,6751.一种用于形成半导体器件的方法，包括：在衬底上形成图案层；在所述图案层上沉积第一掩模层；图案化所述第一掩模层以在其中形成一个或多个开口；薄化所述第一掩模层；加宽所述第一掩模层的所述一个或多个开口；以及将所述第一掩模层的图案转移到所述图案层。2.根据权利要求1所述的方法，还包括：在薄化所述第一掩模层之前，蚀刻所述图案层的顶表面以穿透所述图案层的所述顶表面。3.根据权利要求1所述的方法，其中，图案化所述第一掩模层包括以第一功率各向异性地蚀刻所述第一掩模层，其中，薄化所述第一掩模层包括以第二功率各向异性地蚀刻所述第一掩模层，将所述第一掩模层的第一厚度减小至第二厚度，并且其中，所述第二功率大于所述第一功率。4.根据权利要求3所述的方法，其中，各向异性地蚀刻所述第一掩模层加宽了所述第一掩模层的所述一个或多个开口，从而将所述一个或多个开口的第一开口从第一宽度加宽至第二宽度。5.根据权利要求3所述的方法，其中，所述第二厚度比所述第一厚度小25％至75％。6.根据权利要求5所述的方法，其中，所述第二宽度比所述第一宽度大25％至75％。7.根据权利要求1所述的方法，其中，经薄化的第一掩模层的厚度与经加宽的开口的宽度之比为1.5至4。8.根据权利要求1所...
【专利技术属性】
技术研发人员：林建宏，范振礼，陈志壕，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。