高电子迁移率晶体管制造技术

本发明专利技术公开了一种高电子迁移率晶体管，主要解决现有技术的电流崩塌严重和源漏极欧姆接触电阻大的问题。该器件自下而上包括：衬底(1)、成核层(2)、主沟道层(3)、势垒层(4)、介质层(13)；势垒层(4)顶端两侧分别为源极(10)和漏极(12)，中间为栅极(11)，势垒层(4)上依次增加有辅沟道层(5)、缓变势垒层(6)、高势垒层(7)、隔离沟道层(8)和隔离势垒层(9)；栅极(11)位于势垒层与隔离势垒层之间的凹槽(14)中，栅极的两侧及底部设有介质层(13)。隔离势垒层与隔离沟道层界面上，缓变势垒层与辅沟道层界面上，势垒层和主沟道层界面上分别形成有二维电子气2DEG。本发明专利技术可避免高场应力下的电流崩塌，降低源漏极欧姆接触电阻，可用作高温高频高可靠大功率器件。

High Electron Mobility Transistor

The invention discloses a high electron mobility transistor, which mainly solves the problems of serious current collapse and high ohmic contact resistance of source and drain poles in the prior art. The device consists of a substrate (1), a nucleation layer (2), a main channel layer (3), a barrier layer (4), a dielectric layer (13), a source (10) and a drain (12) at the top of the barrier layer (4), and a gate (11) at the middle. The auxiliary channel layer (5), a slowly changing barrier layer (6), a high barrier layer (7), an isolation channel layer (8) and an isolation barrier layer (9) are added to the barrier layer (11), respectively. A dielectric layer (13) is arranged on both sides and at the bottom of the gate in a groove (14) between the barrier layers. Two-dimensional electron gas 2DEG is formed at the interface of isolation barrier layer and isolation channel layer, slowly varying barrier layer and auxiliary channel layer, barrier layer and main channel layer, respectively. The invention can avoid current collapse under high field stress, reduce ohmic contact resistance of source and drain poles, and can be used as high temperature, high frequency, high reliability and high power device.

【技术实现步骤摘要】
高电子迁移率晶体管
本专利技术属于微电子
，涉及半导体器件。具体地说是一种高电子迁移率晶体管HEMT，可用作高温高频高可靠大功率器件。
技术介绍
作为宽禁带半导体材料的典型代表，GaN基材料具有禁带宽度大、电子饱和漂移速度高、击穿场强高和导热性能好等特点，可用于制作高温、高频及大功率电子器件。更重要的是，GaN基材料可以形成调制掺杂的AlGaN/GaN异质结构，该结构在室温下可以获得很高的电子迁移率，极高的峰值电子速度和饱和电子速度，并获得比第二代化合物半导体异质结构更高的二维电子气2DEG密度。因此，基于AlGaN/GaN异质结的高电子迁移率晶体管HEMT在大功率微波器件方面具有非常好的应用前景。同时，在雷达、通信、高温和抗辐射等应用系统和领域具有巨大的需求前景和应用潜力。自1993年第一只AlGaN/GaNHEMT器件问世以来，AlGaN/GaNHEMT器件就得到了极大的重视和广泛的研究，并且成果丰富。但随着对高电子迁移率晶体管研究的深入，发现了其中的电流崩塌现象，这种现象被定义为：在一定条件下漏电流ID比预想值下降的现象。自从电流崩塌现象被发现以来，人们就对它进行了深入的分析，并提出了一些合理的模型来解释电流崩塌现象，其中虚栅模型是目前普遍被接受的，也是最成熟、最有说服力的一种模型。1999年，Kohn等人在分析GaN基MODFET的高频频散现象时，就提出了栅、漏极之间形成虚栅，限制了沟道电流，从而减小了微波输出功率的虚栅模型，参考KohnE，DaumillerI，SchmidP，etal，LargesignalfrequencydispersionofAlGaN/GaNheterostructurefieldeffecttransistors，ElectronLetters，1999，35(12)，p1022。但那时他们没有对该模型展开深入详细的讨论。直到2001年，Vetury等人用浮栅法研究AlGaN/GaNHEMT的表面态效应时，发现了器件表面存在大量的负电荷和表面势负偏的现象，并由此提出表面态俘获电子形成虚栅，最终导致高场应力下电流崩塌的虚栅模型。Vetury等人认为，由于AlGaN/GaN异质结结构存在比较强的极化作用，在异质结界面GaN一侧将得到浓度＞1013/cm2的二维电子气，根据电中性要求，器件表面必然会感应出大量的正电荷态，这些正电荷在器件工作过程中俘获电子。这就好比在栅漏电极之间存在另一个栅极，即所谓的虚栅。由于这些表面态能级的充放电时间通常很大，赶不上RF信号的频率，所以在RF信号下，虚栅会调制沟道电子的浓度，使器件输出电流减小，膝点电压增加，输出功率密度和功率附加效率减小，形成崩塌。参考文献RamakrishnaVetury，NaiqainQ.Zhang，StaciaKeller，etal，TheImpactofSurfaceStatesontheDCandRFCharacteristicsofAlGaN/GaNHFETs，IEEETransactionsonelectrondevices，2001.3，48(3)，p560。当前，能够有效地减小电流崩塌的方法主要有两种：器件表面钝化法和加帽层的方法。其中：器件表面钝化的方法，是一种比较常用的方法。2000年，UCSB大学的Green等人在已完成电极的器件表面，用PECVD方法淀积一层厚为350nm的Si3N4薄膜作为钝化层。实验结果发现，经过Si3N4钝化的AlGaN/GaNHEMT的输出功率密度提高了一倍。之后，多个研究小组也先后证实了Si3N4钝化的方法可以有效地抑制电流崩塌。但这种方法工艺复杂，并且只是一定程度上减小电流崩塌，不能完全阻止表面态对主沟道中二维电子气的影响，高电场时二维电子气仍然会被表面态俘获，从而影响器件性能的稳定和可靠性。加帽层的方法，是在AlGaN/GaN材料表面再外延一层较厚的GaN帽层，目的是用这个GaN帽层来隔离沟道和表面，减小表面对沟道中二维电子气的影响，进而起到减小电流崩塌的作用。但该方法的缺陷是：在高场应力下这个帽层本身含有的一些陷阱会对沟道中二维电子气有一定影响；而且这个帽层的引入会使得沟道中二维电子气密度减小，从而降低器件性能。
技术实现思路
本专利技术的目的在于克服上述已有技术的缺陷，从器件纵向结构的优化角度提出一种高电子迁移率晶体管，以避免电流崩塌，提高器件性能。为实现上述目的，本专利技术采用的器件结构自下而上包括：衬底、成核层、主沟道层、势垒层、介质层；势垒层顶端两侧分别为源极和漏极，中间为栅极，其特征在于：势垒层上依次增加有辅沟道层、缓变势垒层、高势垒层、隔离沟道层和隔离势垒层；栅极位于势垒层与隔离势垒层之间的凹槽中，栅极的两侧及底部设有介质层。所述的隔离势垒层与隔离沟道层界面上，缓变势垒层与辅沟道层界面上，势垒层与主沟道层界面上分别形成有二维电子气2DEG。所述的隔离势垒层和势垒层为AlxInyGa(1-x-y)N，且0＜x＜1，0≤y≤0.18，x+y≤1，隔离沟道层、辅沟道层和主沟道层为InzGa1-zN，且0≤z≤0.05。所述的高势垒层为Al0.5Ga0.5N。所述的缓变势垒层为AlmGa1-mN，0≤m≤0.5，且从缓变势垒层与高势垒层界面到缓变势垒层与辅沟道层界面，缓变势垒层的Al组分m由0.5缓变为0。所述的成核层为AlmGa1-mN，且0≤m≤1。所述的凹槽中栅极两侧介质厚度为5～30nm，栅极底部介质层厚度为0～5nm，隔离势垒层上方介质层的厚度范围为30～500nm。为实现上述目的，本专利技术提供的制作高电子迁移率晶体管的方法包括如下过程：第一步，在衬底上，采用金属有机化合物化学气相淀积MOCVD技术外延厚度是30～100nm的成核层，其中成核层的成分为AlmGa1-mN，且0≤m≤1，外延采用的温度是980℃，压力是20Torr；第二步，在成核层上，采用MOCVD技术外延厚度是1～5μm的主沟道层，其中主沟道的成分为InzGa1-zN，且0≤z≤0.05，外延采用的温度是500～920℃，压力是40～200Torr；第三步，在主沟道层上，采用MOCVD技术外延厚度是20nm的势垒层，其中势垒层的成分为AlxInyGa(1-x-y)N，且0＜x＜1，0≤y≤0.18，x+y≤1，外延采用的温度是600～1000℃，压力是40～200Torr；第四步，在势垒层上，采用MOCVD技术外延厚度是10nm的辅沟道层，其中辅沟道层的成分为InzGa1-zN，且0≤z≤0.05，外延采用的温度是500～920℃，压力是40～200Torr；第五步，在辅沟道层上，采用MOCVD技术外延厚度是10nm的缓变势垒层，其中缓变势垒层的成分为AlmGa1-mN，0≤m≤0.5，铝组分从衬底方向向上由0％缓变为50％，外延采用的温度是920℃，压力是40Torr；第六步，在缓变势垒层上，采用MOCVD技术外延厚度是5nm的高势垒层，其中高势垒层的成分是Al0.5Ga0.5N，外延采用的温度是920℃，压力是40Torr；第七步，在高势垒层上，采用MOCVD技术外延厚度是10nm的隔离沟道层，其中隔离沟道层的成分是InzGa1-zN，且0≤z≤0.05，外延采用的温度是5本文档来自技高网...

【技术保护点】
1.一种高电子迁移率晶体管，自下而上包括：衬底(1)、成核层(2)、主沟道层(3)、势垒层(4)、介质层(13)；势垒层(4)顶端两侧分别为源极(10)和漏极(12)，中间为栅极(11)，其特征在于：势垒层(4)上依次增加有辅沟道层(5)、缓变势垒层(6)、高势垒层(7)、隔离沟道层(8)和隔离势垒层(9)；栅极(11)位于势垒层(4)与隔离势垒层(9)之间的凹槽(14)中，栅极的两侧及底部设有介质层(13)。

【技术特征摘要】
1.一种高电子迁移率晶体管，自下而上包括：衬底(1)、成核层(2)、主沟道层(3)、势垒层(4)、介质层(13)；势垒层(4)顶端两侧分别为源极(10)和漏极(12)，中间为栅极(11)，其特征在于：势垒层(4)上依次增加有辅沟道层(5)、缓变势垒层(6)、高势垒层(7)、隔离沟道层(8)和隔离势垒层(9)；栅极(11)位于势垒层(4)与隔离势垒层(9)之间的凹槽(14)中，栅极的两侧及底部设有介质层(13)。2.根据权利要求1所述的高电子迁移率晶体管，其特征在于，隔离势垒层(9)与隔离沟道层(8)界面上，缓变势垒层(6)与辅沟道层(5)界面上，势垒层(4)和主沟道层(3)界面上分别形成有二维电子气2DEG。3.根据权利要求1所述的高电子迁移率晶体管，其特征在于，隔离势垒层(9)和势垒层(4)为AlxInyGa(1-x-y)N，且0＜x＜1，0≤y≤0.18，x+y≤1，隔离沟道层(8)、辅沟道层(5)和主沟道层(3)为InzGa1-zN，且0≤z≤0.05。4.根据权利要求1所述的高电子迁移率晶体管，其特征在于，高势垒层(7)为Al0.5Ga0.5N。5.根据权利要求1所述的高电子迁移率晶体管，其特征在于，缓变势垒层(6)为AlmGa1-mN，0≤m≤0.5，且从缓变势垒层(6)与高势垒层(7)界面到缓变势垒层(6)与辅沟道层(5)界面，缓变势垒层(6)的Al组分m由0.5缓变为0。6.根据权利要求1所述的高电子迁移率晶体管，其特征在于，成核层(2)为AlmGa1-mN，且0≤m≤1。7.根据权利要求9所述的高电子迁移率晶体管，其特征在于，凹槽(14)中栅极两侧介质厚度为5～30nm，栅极底部介质层厚度为0～5nm，隔离势垒层(9)上方介质层(13)的厚度范围为30～500nm。8.一种制作高电子迁移率晶体管的方法，包括如下过程：第一步，在衬底(1)上，采用金属有机化合物化学气相淀积MOCVD技术外延厚度是30～100nm的成核层(2)，其中成核层的成分为AlmGa1-mN，且0≤m≤1，外延采用的温度是980℃，压力是20Torr；第二步，在成核层(2)上，采用MOCVD技术外延厚度是1～5μm的主沟道层(3)，其中主沟道的成分为InzGa1-zN，且0≤z≤0.05，外延采用的温度是500～920℃，压力是40～200Torr；第三步，在主沟道层(3)上，采用MOCVD技术外延厚度是20nm的势垒层(4)，其中势垒层(4)的成分为AlxInyGa(...

【专利技术属性】
技术研发人员：吴绍飞，
申请(专利权)人：吴绍飞，
类型：发明
国别省市：江苏,32