一种高速晶体管及其制造方法技术

本发明专利技术属于电子技术领域，公开了一种高速晶体管及其制造方法，高速晶体管包括衬底层；设置在衬底层上表面的沟道层；设置在沟道层上表面的第一非掺杂(AlxGa1‑x)2O3层；设置在第一非掺杂(AlxGa1‑x)2O3层上表面的高掺杂(AlxGa1‑x)2O3层；设置在高掺杂(AlxGa1‑x)2O3层上表面的电压调制层；间隔设置在电压调制层上表面的源电极和漏电极；及设置在电压调制层上表面，且位于源电极和漏电极之间区域的栅电极；由于通过超宽禁带半导体材料体系制备新型高速大功率晶体管，并通过高掺杂(AlxGa1‑x)2O3层调制形成异质结二维电子气，有效提高了器件的频率和功率性能，同时提高了器件材料自身击穿电压，从而降低对器件封装的要求，增加了产品的市场竞争力。

【技术实现步骤摘要】
一种高速晶体管及其制造方法
本专利技术属于电子
，尤其涉及高速晶体管及其制造方法。
技术介绍
传统市场上的高速晶体管具有以第一氧化物半导体层和第二氧化物半导体层被堆叠的结构形成的有源层的驱动单元，其中，第一氧化物半导体层从铟锡氧化物中选出，第二氧化物半导体层从锌氧化物中选出。由于铟锡氧化物和锌氧化物禁带宽度较小，器件材料自身击穿电压较小，且频率性能和功率性能差，从而导致高速晶体管的稳定性差。传统的高速晶体管存在铟锡氧化物和锌氧化物禁带宽度较小从而导致高速晶体管的稳定性差的缺陷。
技术实现思路
本专利技术提供了一种高速晶体管及其制造方法，旨在解决传统技术高速晶体管中存在铟锡氧化物和锌氧化物禁带宽度较小从而导致高速晶体管的稳定性差的问题。本专利技术是这样实现的，一种高速晶体管，包括：衬底层；设置在所述衬底层上表面的沟道层；设置在所述沟道层上表面的第一非掺杂(AlxGa1-x)2O3层；设置在所述第一非掺杂(AlxGa1-x)2O3层上表面的高掺杂(AlxGa1-x)2O3层；设置在所述高掺杂(AlxGa1-x)2O3层上表面的电压调制层；间隔设置在所述电压调制层上表面的源电极和漏电极；本文档来自技高网...

【技术保护点】
1.一种高速晶体管，其特征在于，包括：衬底层；设置在所述衬底层上表面的沟道层；设置在所述沟道层上表面的第一非掺杂(AlxGa1‑x)2O3层；设置在所述第一非掺杂(AlxGa1‑x)2O3层上表面的高掺杂(AlxGa1‑x)2O3层；设置在所述高掺杂(AlxGa1‑x)2O3层上表面的电压调制层；间隔设置在所述电压调制层上表面的源电极和漏电极；及设置在所述电压调制层上表面，且位于所述源电极和所述漏电极之间区域的栅电极。

【技术特征摘要】
1.一种高速晶体管，其特征在于，包括：衬底层；设置在所述衬底层上表面的沟道层；设置在所述沟道层上表面的第一非掺杂(AlxGa1-x)2O3层；设置在所述第一非掺杂(AlxGa1-x)2O3层上表面的高掺杂(AlxGa1-x)2O3层；设置在所述高掺杂(AlxGa1-x)2O3层上表面的电压调制层；间隔设置在所述电压调制层上表面的源电极和漏电极；及设置在所述电压调制层上表面，且位于所述源电极和所述漏电极之间区域的栅电极。2.根据权利要求1所述的高速晶体管，其特征在于，还包括分别设置在所述源电极区域和所述漏电极区域的两个N型掺杂层。3.根据权利要求2所述的高速晶体管，其特征在于，所述N型掺杂层的上表面为所述电压调制层上表面。4.根据权利要求2所述的高速晶体管，其特征在于，所述N型掺杂层的下表面位于所述沟道层上表面和所述沟道层下表面之间。5.根据权利要求1所述的高速晶体管，其特征在于，所述高掺杂(AlxGa1-x)2O3层为高Si掺杂(AlxGa1-x)2O3层。6.根据权利要求1所述的高速晶体管，其特征在于，所述电压调制层为第二非掺杂(AlxGa1-x)2O3层。7.根据权利要求1所述的高速晶体管，其特征在于，所述沟道层为非掺杂Ga2O3层。8.一种高速晶体管的制造方法，其特征在于，所述方法还包括：在衬底上表面生长沟道层；在所述沟道层上表面生长第一非掺杂(AlxGa1-x)2O3层；在所述第一...

【专利技术属性】
技术研发人员：张宇，丁庆，吴光胜，冯军正，蓝永海，
申请(专利权)人：深圳市华讯方舟微电子科技有限公司，
类型：发明
国别省市：广东,44