半导体元件制造技术

本发明专利技术公开一半导体元件，其具有一通道层、一上阻障层、一缓冲层、以及一背向阻障层。前述通道层形成于一基底上。前述上阻障层形成于前述通道层上。前述通道层与前述上阻障层之间形成有一第一异质接面，使前述通道层中产生了一第一二维电子气。前述缓冲层形成于前述基底与前述通道层之间。前述背向阻障层形成于前述缓冲层与前述通道层之间。前述缓冲层与前述背向阻障层之间形成有一第二异质接面，使前述缓冲层中产生了一第二二维电子气。一源极电极，一漏极电极，及一栅极电极，分别形成于前述上阻障层上。前述第二二维电子气的载流子面密度小于8E+10cm

Semiconductor components

The invention discloses a half conductor element, which has a channel layer, an upper barrier layer, a buffer layer and a back barrier layer. The channel layer is formed on a substrate. The upper barrier layer is formed on the channel layer. A first heterogeneous interface is formed between the channel layer and the upper barrier layer, which generates a first two-dimensional electron gas in the channel layer. The buffer layer is formed between the substrate and the channel layer. The backward barrier layer is formed between the buffer layer and the channel layer. A second heterogeneous interface is formed between the aforementioned buffer layer and the aforementioned backward barrier layer, which generates a second two-dimensional electron gas in the aforementioned buffer layer. A source electrode, a drain electrode and a gate electrode are formed on the upper barrier layer respectively. The carrier surface density of the second two-dimensional electron gas is less than 8E+10cm.

【技术实现步骤摘要】
半导体元件
本专利技术涉及半导体元件，尤指氮化镓(GalliumNitride，GaN)半导体元件。
技术介绍
GaN半导体元件能够传导大电流并且耐受高电压，所以越来越受到功率半导体业界的欢迎。GaN半导体元件的发展一般是专注于高功率或是高切换频率上的应用。针对这些应用所制造的元件，一般需要通过GaN系半导体材料本身特性及其异质接面(heterojunction)结构所产生的二维电子气来展现出高电子稼动率(highelectronmobility)，所以这样的元件往往称为异质接面场效晶体管(heterojunctionfieldeffecttransistor，HFET)或是高电子稼动率晶体管(highelectronmobilitytransistor，HEMT)。图1显示一现有的GaNHEMT10。GaNHEMT10包含一通道层16与一阻障层18，其为不同组成的GaN系半导体材料外延层，长在基底12上与缓冲层14上。源极电极22、漏极电极24、栅极电极20则分别以金属所构成，设置于GaNHEMT10的预定位置上。因为材料上的差异，所以通道层16与阻障层18分别具有不同的能带隙(energyband-gap)，也因此在两者之间形成了一个异质接面26。材料差异将导致不同的费米能阶(Fermilevels，Ef)以及极化效应(Polarizationeffect)。所以，在异质接面26附近，会根据外延层结构的极化方向总和所造成的能带扭曲形成一个低于费米能阶的量子位能阱(quantumwell)，并产生二维电子气(2-dimensionalelectrongas，2DEG)28，在本图中，二维电子气28生成于通道层16侧。二维电子气28中的电子具有非常高的电子稼动率，其可以让GaNHEMT10具有非常低的开启电阻(on-resistance，RON)。在实际应用上，额外增加的动态(dynamic)RON或是电流崩塌(currentcollapse，CC)的现象，却是GaNHEMT业界所急切要解决的问题之一。一般相信，电流崩塌是GaNHEMT中所产生的缺陷(trap)所造成。在暂态操作时，电子被外延层中的缺陷所捕捉，进而影响了二维电子气的形成，导致了增加的动态RON。
技术实现思路
本专利技术实施例提供一半导体元件，其具有一通道层、一上阻障层、一缓冲层、以及一背向阻障层。前述通道层形成于一基底上。前述上阻障层形成于前述通道层上。前述通道层与前述上阻障层之间形成有一第一异质接面，导致在前述通道层中产生了一第一二维电子气。前述缓冲层形成于前述基底与前述通道层之间。前述背向阻障层形成于前述缓冲层与前述通道层之间。前述缓冲层与前述背向阻障层之间形成有一第二异质接面，导致在前述缓冲层中产生了一第二二维电子气。一源极电极，一漏极电极，及一栅极电极，分别形成于前述上阻障层上。前述第二二维电子气的载流子面密度小于8E+10cm-2。本专利技术实施例提供一半导体元件，其具有一第一异质接面以及一第二异质接面。一源极电极，一漏极电极，及一栅极电极，分别形成于前述第一异质接面上。前述第一异质接面位于一基底上。前述第二异质接面位于前述第一异质接面与前述基底之间。前述第一异质接面导致一第一二维电子气，形成于前述第一异质接面与前述第二异质接面之间。前述第二异质接面导致一第二二维电子气，形成于前述第二异质接面与前述基底之间。前述第二二维电子气的载流子面密度与前述第一二维电子气的载流子面密度之间的比值，小于3％。附图说明图1为一现有的GaNHEMT的示意图；图2为本专利技术所实施的一GaNHEMT60的示意图；图3为图2的GaNHEMT60的一导带的示意图；图4A、图4B、图4C分别为本专利技术所实施的三个GaNHEMT60a、60b、60c的示意图；图5A、图5B、图5C分别为GaNHEMT60a、60b、60c，在关闭状态时，漏极电流ID对漏源电压VDS的测量结果的示意图；图6A、图6B、图6C分别为GaNHEMT60a、60b、60c的电容电压测试曲线图；图7A为一种可以用来测量GaNHEMT60的电阻比值RR的电路图；图7B为图7A中的漏极电压VD、栅极电压VG、以及漏极电流ID的信号波形图；图7C为从GaNHEMT60的漏极电压VD与漏极电流ID的电压电流图。符号说明10、60、60a、60b、60cGaNHEMT12、62基底14、64缓冲层16、70、70c通道层18阻障层20、74栅极电极22、76源极电极24、78漏极电极26、80、84异质接面28、82、82a、82b、82c、86、86c二维电子气66成核层68、68a、68b、68c背向阻障层72上阻障层73盖层DLON1、DLON2虚线ID、ID1、ID2漏极电流IVON1、IVON2曲线TOFF关闭时间TON1、TON2开启时间VDS漏源电压VD、VD1、VD2漏极电压VG栅极电压BVDS漏源击穿电压具体实施方式在本说明书中，有一些相同的符号，其表示具有相同或是类似的结构、功能、原理的元件，且为业界具有一般知识能力者可以依据本说明书的教导而推知。为说明书的简洁度考虑，相同的符号的元件将不再重述。本专利技术的一实施例提供一GaNHEMT，其为一双异质接面元件(dual-heterojunctiondevice)，具有一第一异质接面以及一第二异质接面。该第一异质接面介于一通道层与一上阻障层之间，使得前述第一异质接面附近形成有第一二维电子气(第一2DEG)。前述第二异质接面则介于一背向阻障层与一缓冲层之间，使得前述第二异质接面附近形成有第二二维电子气(第二2DEG)。在实施例中，前述背向阻障层的存在，使得缓冲层与第一2DEG间产生了较高的位能障壁，可以在动态操作时，阻挡第一2DEG中的热电子(hotelectron)往缓冲层移动，降低热电子累积于缓冲层缺陷中的机率。因此改善了电流崩塌的现象。通过本专利技术的实施例，在阻挡第一2DEG中的热电子之余，同时使得前述双异质接面元件中的前述第二2DEG的载流子面密度(sheetcarrierdensity)可以小于8E+10cm-2。而且前述第二2DEG的载流子面密度与前述第一2DEG的载流子面密度之间的比值，可以小于3％。因为前述第二2DEG的载流子面密度可以控制的很小，所以前述双异质接面元件的漏源击穿电压(drain-to-sourcebreakdownvoltage，BVDS)可以非常的高。在这边，漏源击穿电压BVDS的定义为元件在关闭状态时，元件最大可接受漏极漏电流低于1E-4毫安培时的漏源电压值。该双异质接面元件可以享有非常低的漏源漏电流(drain-to-sourceleakagecurrent)，适合用于高功率与高切换频率的应用。图2显示依据本专利技术所实施的一GaNHEMT60，由下而上，依序有基底62、成核层(nucleationlayer)66、缓冲层(bufferlayer)64、背向阻障层(backbarrierlayer)68、通道层(channellayer)70、上阻障层(topbarrierlayer)72、盖层(caplayer)73、源极电极76、漏极电极78、与栅极电极74。基底62可以是以硅或蓝宝石所构成。在本文档来自技高网...

【技术保护点】
1.一种半导体元件，包含有：通道层，形成于基底上；上阻障层，形成于该通道层上，其中，该通道层与该上阻障层之间形成有第一异质接面，使该通道层中产生了第一二维电子气；缓冲层，形成于该基底与该通道层之间；背向阻障层，形成于该缓冲层与该通道层之间，其中，该缓冲层与该背向阻障层之间形成有第二异质接面，使该缓冲层中产生了第二二维电子气；以及源极电极，漏极电极，及栅极电极，分别形成于该上阻障层上；其中，该第二二维电子气的载流子面密度小于8E+10cm‑2。

【技术特征摘要】
2017.06.30 TW 1061219181.一种半导体元件，包含有：通道层，形成于基底上；上阻障层，形成于该通道层上，其中，该通道层与该上阻障层之间形成有第一异质接面，使该通道层中产生了第一二维电子气；缓冲层，形成于该基底与该通道层之间；背向阻障层，形成于该缓冲层与该通道层之间，其中，该缓冲层与该背向阻障层之间形成有第二异质接面，使该缓冲层中产生了第二二维电子气；以及源极电极，漏极电极，及栅极电极，分别形成于该上阻障层上；其中，该第二二维电子气的载流子面密度小于8E+10cm-2。2.如权利要求1所述的半导体元件，其中，该背向阻障层为无掺杂的AlyGa1-yN，且y>0.3。3.如权利要求2所述的半导体元件，其中，该背向阻障层的厚度小于20nm。4.如权利要求1所述的半导体元件，其中，该通道层由GaN所构成，且其厚度大于等于150nm。5.如权利要求1所述的半导体元件，其中，该缓冲层具有碳掺杂，其碳掺杂浓度大于1E+18cm-3。6.一种半导体元件，包含有：第一异质接面，位于基底上；第二异质接面，位于该...

【专利技术属性】
技术研发人员：杨亚谕，刘家呈，杜尚儒，
申请(专利权)人：晶元光电股份有限公司，
类型：发明
国别省市：中国台湾,71