半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底；在部分基底上形成至少一个抬高层和抬高层上的牺牲层；在抬高层和牺牲层侧壁形成侧墙，在相邻牺牲层侧壁的侧墙间形成第一开口；去除牺牲层，形成暴露出抬高层的第二开口；以侧墙为掩膜，去除第一开口底部的基底、以及第二开口底部抬高层和基底，形成双鳍部结构，所述双鳍部结构包括位于第二开口底部的第三开口、第三开口底部的连接部、以及位于第三开口和连接部两侧的鳍部，鳍部位于侧墙底部；形成双鳍部结构后，去除侧墙；去除侧墙后，形成横跨鳍部和第三开口的栅极结构，且栅极结构覆盖鳍部顶部以及第三开口的部分侧壁和底部表面。所形成的晶体管能够抑制短沟道效应。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a base; forming at least one sacrificial layer on a part of the base; forming a side wall between the raised and sacrificial layers, forming a first opening between the side walls of the adjacent sacrificial layers; removing the sacrificial layer to form a second opening exposed to the raised high-rise; and removing the first opening by using the side wall as a mask. The bottom of the opening and the bottom of the second opening are raised to form a double-fin structure, which includes the third opening at the bottom of the second opening, the connecting part at the bottom of the third opening, and the fins on both sides of the third opening and the connecting part. The fins are located at the bottom of the side wall; after the formation of the double-fin structure, the side wall is removed; after the removal of the side wall, the cross-over is formed. The grid structure of the fin and the third opening covers the top of the fin and the side walls and bottom surfaces of the third opening. The resulting transistor can suppress the short channel effect.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着超大规模集成电路(UltraLargeScaleIntegration，ULSI)的快速发展，集成电路制造工艺变得越来越复杂和精细。为了提高集成度，降低制造成本，半导体器件的关键尺寸不断变小，芯片单位面积内的半导体器件数量不断增加，在半导体器件关键尺寸减小的同时，半导体器件图形也不断地细微化。对于MOS晶体管，当MOS晶体管的沟道长度L缩短到可与源和漏耗尽区宽度之和(Ws+Wd)相比拟时，器件的特性受到影响。这种因沟道长度缩短而发生的对器件特性的影响，即为短沟道效应(ShortChannelEffects，SCE)。短沟道效应使得MOS晶体管的性能变化且工作复杂化。然而，现有技术形成的晶体管的短沟道效应仍较严重。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构的形成方法，以抑制晶体管的短沟道效应。为解决上述技术问题，本专利技术实施例提供一种导体结构的形成方法，包括：提供基底；在部分所述基底上形成至少一个抬高层以及位于抬高层上的牺牲层；在所述抬高层和牺牲层的侧壁形成侧墙，在本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；在部分所述基底上形成至少一个抬高层以及位于抬高层上的牺牲层；在所述抬高层和牺牲层的侧壁形成侧墙，在相邻牺牲层侧壁的侧墙之间形成第一开口；去除所述牺牲层，形成暴露出抬高层的第二开口；以所述侧墙为掩膜，刻蚀所述第一开口底部的基底、以及第二开口底部抬高层和基底，形成双鳍部结构，所述双鳍部结构包括位于第二开口底部的第三开口、第三开口底部的连接部、以及位于第三开口和连接部两侧的鳍部，所述鳍部位于侧墙底部；形成双鳍部结构之后，去除所述侧墙；去除所述侧墙之后，形成横跨鳍部和第三开口的栅极结构，且所述栅极结构覆盖所述鳍部顶部以及第三开口的部分侧壁和底部...

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；在部分所述基底上形成至少一个抬高层以及位于抬高层上的牺牲层；在所述抬高层和牺牲层的侧壁形成侧墙，在相邻牺牲层侧壁的侧墙之间形成第一开口；去除所述牺牲层，形成暴露出抬高层的第二开口；以所述侧墙为掩膜，刻蚀所述第一开口底部的基底、以及第二开口底部抬高层和基底，形成双鳍部结构，所述双鳍部结构包括位于第二开口底部的第三开口、第三开口底部的连接部、以及位于第三开口和连接部两侧的鳍部，所述鳍部位于侧墙底部；形成双鳍部结构之后，去除所述侧墙；去除所述侧墙之后，形成横跨鳍部和第三开口的栅极结构，且所述栅极结构覆盖所述鳍部顶部以及第三开口的部分侧壁和底部表面。2.如权利要求1所述的半导体结构的形成方法，其特征在于，以所述侧墙为掩膜，刻蚀所述第一开口底部的基底，在所述基底内形成第四开口，所述第四开口底部的基底表面低于所述第三开口底部的连接部表面。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述抬高层的形成步骤包括：在所述基底上形成抬高膜；在部分所述抬高膜上形成所述牺牲层，所述牺牲层暴露出部分抬高膜的顶部表面；以所述牺牲层为掩膜，去除牺牲层两侧的所述抬高膜，形成所述抬高层。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述抬高膜的材料包括：氮化硅、氧化硅、非晶硅或者多晶硅。5.如权利要求3所述的半导体结构的形成方法，其特征在于，以所述牺牲层为掩膜，去除牺牲层两侧的所述抬高膜的工艺包括：干法刻蚀工艺。6.如权利要求5所述的半导体结构的形成方法，其特征在于，当所述抬高膜的材料为氮化硅时，所述干法刻蚀工艺的参数包括：腔体压强为5毫托～30毫托，刻蚀气体包括CF4和N2，其中，CF4的流量为20标准毫升/分钟～100标准毫升/分钟，N2的流量为30标准毫升/分钟～80标准毫升/分钟，功率为400瓦～1000瓦，偏置电压为100伏～500伏。7.如权利要求3所述的半导体结构的形成方法，其特征在于，当所述抬高膜的材料为氮化硅时，以所述牺牲层为掩膜，去除牺牲层两侧的所述抬高膜的步骤包括：以所述牺牲层为掩膜，对所述抬高膜进行离子注入；所述离子注入之后，去除牺牲层两侧的抬高膜。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的参数包括：注入离子为氢离子，注入剂量为1e15atom/cm3～3e105atom/cm3，注入能量为200电子伏～600电子伏。9.如权利要求7...

【专利技术属性】
技术研发人员：王彦，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31