半导体器件的制造方法技术

本发明专利技术涉及一种半导体器件的制造方法，涉及半导体集成电路制造技术，所述半导体器件包括衬底，所述衬底上形成有多个多晶硅栅结构、在所述多个多晶硅栅结构的侧壁形成有侧墙保护结构，该制造方法更包括：通过HARP DEP工艺，形成第一层介电层，所述第一层介电层覆盖所述多晶硅栅结构及所述多晶硅栅结构之间的间隙；通过HDP DEP工艺，在所述第一层介电层上形成的第二层介电层，以使所述第一层介电层和所述第二层介电层共同构成介电层零；以及介电层零化学机械研磨工艺，以解决大线宽处介电层上存在金属残留的问题。

【技术实现步骤摘要】
半导体器件的制造方法
本专利技术涉及一种半导体集成电路制造技术，尤其涉及一种半导体器件的制造方法。
技术介绍
在半导体集成电路制造技术中，现有的介电层零化学机械研磨工艺包括：先以高选择比的研磨液磨介电层零(如二氧化硅)，研磨停在氮化硅处，再用非选择比的研磨液磨掉部份氮化硅，但此方法会使得大线宽的介电层零氧化硅产生严重的碟形缺陷问题，而导致下制成的金属化学机械研磨后仍有金属残留在碟形缺陷发生处。为了确保无金属残留，可采用增加研磨时间的方法，则可能会研磨到底部的硅锗层而造成半导体器件的电性异常。具体的，请参阅图1，图1为现有技术的半导体器件的制造过程示意图。如图1所示，半导体器件包括衬底110，衬底上形成有多个多晶硅栅结构(POLY_Gate)120、在多晶硅栅结构(POLY_Gate)120的侧壁形成有氮化硅侧墙(SiNSpacer)130保护结构，以及在衬底上形成体有硅锗层(SiGe)150。进一步的，半导体器件的制造过程包括步骤：HARPDEP工艺；介电层零化学机械研磨工艺(ILD0CMP)；虚拟多晶硅栅结构去除工艺(DummyPolyRemoval)；沉积金属工艺以及金属化学机械本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其中，所述半导体器件包括衬底，所述衬底上形成有多个多晶硅栅结构、在所述多个多晶硅栅结构的侧壁形成有侧墙保护结构，其特征在于，包括：步骤S1：通过HARP DEP工艺，形成第一层介电层，所述第一层介电层覆盖所述多晶硅栅结构及所述多晶硅栅结构之间的间隙；步骤S2：通过HDP DEP工艺，在所述第一层介电层上形成的第二层介电层，以使所述第一层介电层和所述第二层介电层共同构成介电层零；以及步骤S3：介电层零化学机械研磨工艺。

【技术特征摘要】
1.一种半导体器件的制造方法，其中，所述半导体器件包括衬底，所述衬底上形成有多个多晶硅栅结构、在所述多个多晶硅栅结构的侧壁形成有侧墙保护结构，其特征在于，包括：步骤S1：通过HARPDEP工艺，形成第一层介电层，所述第一层介电层覆盖所述多晶硅栅结构及所述多晶硅栅结构之间的间隙；步骤S2：通过HDPDEP工艺，在所述第一层介电层上形成的第二层介电层，以使所述第一层介电层和所述第二层介电层共同构成介电层零；以及步骤S3：介电层零化学机械研磨工艺。2.根据权利要求1所述的半导体器件的制造方法，其特征在于，更包括步骤S4：虚拟多晶硅栅结构去除工艺；步骤S5：沉积金属工艺以及金属化学机械研磨工艺。3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第二层介电层较所述第一层介电层质地坚硬。4.根据权利要求1或3任一项所述的半导体器件的制造方法，其特征在于，通过HARPDEP工艺形成所述第一层介电层为：采用硅酸乙酯(TE...

【专利技术属性】
技术研发人员：李昱廷，却玉蓉，刘怡良，龚昌鸿，陈建勋，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31