MOS型功率器件及其制备方法技术

本发明专利技术提供了MOS型功率器件及其制备方法。所述MOS型功率器件包括：衬底；阱区；源区；栅氧化层；栅电极；绝缘介质层；源区电极，其中，阱区的下表面设置有向下延伸的凸起部。由此，该MOS型功率器件具有足够深的阱深，可以保证充足的耐压余量，同时具有足够短的沟道，更低的饱和压降，达到增大沟道密度和减小沟道短路电流的目的，有效的降低导通电阻，并提高短路安全能力，充分保证了器件应用中的可靠性，而且，具有准沟道电流自夹断功能，提升器件的高压大电流关断能力。

【技术实现步骤摘要】
MOS型功率器件及其制备方法
本专利技术涉及半导体器件
，具体地，涉及MOS型功率器件及其制备方法。
技术介绍
饱和压降和关断能量共同构成了衡量MOS型功率器件性能优劣的“综合优值(FOM)”，然而饱和压降受沟道情况的影响很大。跨沟道两端的电压降与沟道宽度成反比，与沟道长度成正比，因此要降低通态功耗，沟道长度应该尽可能短。可是另一方面沟道长度又必须能保证击穿电压的需要，这就限定了沟道长度减短的最小允许值。此外沟道长度还具有限制短路电流的作用，以避免在负载短路的情况下器件被烧坏。因此优化沟道长度，降低饱和压降值是功率MOS器件发展的一个重要方向。随着几十年的发展和进步，功率MOS器件产品由原来传统的平面结构突破到沟槽栅(trenchgate)结构，既解决了结型场效应晶体管(JEFT)的问题，又提升了单胞沟道密度。在保证足够击穿电压的同时，把沟道做最优化的设计，降低导通电阻。图1所示的结构示意图是现有的UMOS沟槽栅结构的MOS功率器件，其中，101为N-衬底外延，102为沟槽型栅电极，103为P-阱区，104为N+源区，105为源区金属电极。具体制造工艺流程为：1.选用轻掺杂N型单晶半导体衬底材料(电阻率要求:根据器件耐压选择合适的)，在衬底表面，做完器件终端耐压环区后，在源区挖trench沟槽长栅氧化层，再淀积多晶硅形成U型元胞槽栅结构。2.元胞区P阱形成：现有技术沟槽栅结构的MOS功率器件P-阱区工艺一般采用一次低能离子注入或高温扩散掺杂方式再高温推结形成平面结阱区，且为保证器件耐压结深最小做到约3.0微米，沟道长度约为2.5微米。3.在P阱表面注入形成N型源区，一般形成N区结深约0.2微米～0.5微米。4.淀积绝缘介质层；5.在绝缘介质层上进行光刻蚀刻，使在两槽栅之间居中的位置形成接触孔，并做硅蚀刻至N源区背挖穿，再垫积金属层，保证N源区域P阱形成欧姆接触，引出电极；6.完成器件表面钝化和背面的电极引出。但是现有的UMOS沟槽栅结构技术工艺形成的P-阱区是一个深阱平面结，这种阱区的特点就是阱深与沟道长度无法同时达到最优值。为保证器件的足够耐压，阱深做到一个最小值，但是这样沟道长度就没法做到最优。且阱区扩散越深，阱区杂质分布越不均匀，导致沟道区电阻率不均匀，沟道电流密度不均匀，致使饱和压降稳定性较差，同时也会影响导通电压的稳定性，甚至会影响器件的短路安全能力的稳定性。因此，关于MOS型功率器件的研究有待深入。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的一个目的在于提出一种具有较短的沟道长度、较高的耐压、更低的饱和压降或稳定的导通电压等优点的MOS型功率器件。在本专利技术的一个方面，本专利技术提供了一种MOS型功率器件。根据本专利技术的实施例，所述MOS型功率器件包括：衬底；阱区，阱区设置在衬底的上表面，且阱区的下表面设置有向下延伸的凸起部；源区，源区对称设置在阱区上表面的两侧，衬底、阱区和源区限定出凹槽；栅氧化层，栅氧化层填充在凹槽内；栅电极，栅电极设置在栅氧化层中；绝缘介质层，绝缘介质层设置在栅氧化层、栅电极和部分源区的上表面；源区电极，源区电极设置在阱区上表面的中部、部分源区的上表面和绝缘介质层的上表面。由此，该MOS型功率器件具有足够深的阱深，可以保证充足的耐压余量，同时具有足够短的沟道，更低的饱和压降，达到增大沟道密度和减小沟道短路电流的目的，有效的降低导通电阻，并提高短路安全能力，充分保证了器件应用中的可靠性，而且，具有准沟道电流自夹断功能，提升器件的高压大电流关断能力。在本专利技术的另一个方面，本专利技术提供了一种制备前面所述的MOS型功率器件的方法。该方法包括：在衬底的两侧对称形成凹槽；在凹槽内壁上形成栅氧化层，栅氧化层限定出栅电极空间；在栅电极空间中形成栅电极；在衬底上表面形成阱区；在阱区上表面的两侧对称形成源区；在栅氧化层、栅电极和部分源区的上表面形成绝缘介质层；在阱区上表面的中部、部分源区的上表面和绝缘介质层的上表面形成源区电极。由此，该工艺简单易控制，成本低，易于工业化生产，由此制备的MOS型功率器件具有足够深的阱深，可以保证充足的耐压余量，同时具有足够短的沟道，更低的饱和压降，达到增大沟道密度和减小沟道短路电流的目的，有效的降低导通电阻，并提高短路安全能力，充分保证了器件应用中的可靠性能力，而且，具有准沟道电流自夹断功能，提升器件的高压大电流关断能力。附图说明图1是现有技术中MOS型功率器件的结构示意图。图2是本专利技术中一个实施例的MOS型功率器件的结构示意图。图3是本专利技术中另一个实施例中制备MOS型功率器件的流程示意图。图4-图13是本专利技术中又一个实施例中制备MOS型功率器件的流程示意图。附图标记：201：衬底202：栅电极203：阱区204：源区205：源区电极206：绝缘介质层207：凹槽208：栅氧化层209：氧化层210：氧化层100：沟道区具体实施方式下面详细描述本专利技术的实施例。下面描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。在本专利技术的一个方面，本专利技术提供了一种MOS型功率器件。根据本专利技术的实施例，参照图2，所述MOS型功率器件包括：衬底201；阱区203，阱区203设置在衬底201的上表面，且阱区203的下表面设置有向下延伸的凸起部；源区204，源区204对称设置在阱区203上表面的两侧，衬底201、阱区203和源区204限定出凹槽207；栅氧化层208，栅氧化层208填充在凹槽207内；栅电极202，栅电极202设置在栅氧化层208中；绝缘介质层206，绝缘介质层206设置在栅氧化层208、栅电极202和部分源区204的上表面；源区电极205，源区电极205设置在阱区203上表面的中部、部分源区204的上表面和绝缘介质层206的上表面。由此，该MOS型功率器件具有足够深的阱深，可以保证充足的耐压余量，同时具有足够短的沟道，更低的饱和压降，达到增大沟道密度和减小沟道短路电流的目的，有效的降低导通电阻，并提高短路安全能力，充分保证了器件应用中的可靠性，而且，具有准沟道电流自夹断功能，提升器件的高压大电流关断能力。需要说明的是，本文中所述的MOS型功率器件中源区对称设置在阱区上表面的两侧，相应的，栅氧化层、栅电极、绝缘介质层均为两个，且对称设置，此外，还需要说明的是，本文中所述的MOS型功率器件的结构均是参照其截面图进行描述的，实际的MOS型功率器件可以为圆形，也可以为矩形、正方形等形状，其中，MOS型功率器件为圆形时，各部分结构为圆形或环形设置，例如源区204实际呈环形，其他部件与源区结构类似；MOS型功率器件为矩形或正方形时，各部分结构均沿垂直纸面方向延伸。根据本专利技术的实施例，凸起部的截面为弧形。由此，可以使MOS型功率器件具有足够深的阱深，可以保证充足的耐压余量，进而保证了器件应用中的可靠性能力。根据本专利技术的实施例，参照图2，阱区上表面的中部到所述凸起部下表面的最大距离h1为3～4微米，阱区上表面的中部到阱区下表面的距离h2为1～2微米。由此，既可以本文档来自技高网...

【技术保护点】
1.一种MOS型功率器件，其特征在于，包括：衬底；阱区，所述阱区设置在所述衬底的上表面，且所述阱区的下表面设置有向下延伸的凸起部；源区，所述源区对称设置在所述阱区上表面的两侧，所述衬底、所述阱区和所述源区限定出凹槽；栅氧化层，所述栅氧化层填充在所述凹槽内；栅电极，所述栅电极设置在所述栅氧化层中；绝缘介质层，所述绝缘介质层设置在所述栅氧化层、所述栅电极和部分所述源区的上表面；源区电极，所述源区电极设置在所述阱区上表面的中部、部分所述源区的上表面和所述绝缘介质层的上表面。

【技术特征摘要】
1.一种MOS型功率器件，其特征在于，包括：衬底；阱区，所述阱区设置在所述衬底的上表面，且所述阱区的下表面设置有向下延伸的凸起部；源区，所述源区对称设置在所述阱区上表面的两侧，所述衬底、所述阱区和所述源区限定出凹槽；栅氧化层，所述栅氧化层填充在所述凹槽内；栅电极，所述栅电极设置在所述栅氧化层中；绝缘介质层，所述绝缘介质层设置在所述栅氧化层、所述栅电极和部分所述源区的上表面；源区电极，所述源区电极设置在所述阱区上表面的中部、部分所述源区的上表面和所述绝缘介质层的上表面。2.根据权利要求1所述的MOS型功率器件，其特征在于，所述凸起部的截面为弧形。3.根据权利要求1所述的MOS型功率器件，其特征在于，所述阱区上表面的中部到所述凸起部下表面的最大距离为3～4微米，所述阱区上表面的中部到所述阱区下表面的距离为1～2微米。4.根据权利要求1所述的MOS型功率器件，其特征在于，所述源区的深度为0.2～0.5微米。5.根据权利要求1所述的MOS型功率器件，其特征在于，沟道长度为0.8～1.5微米。6.根据权利要求1所述的MOS型功率器件，其特征在于，所述凸起部的最大宽度为两个所述栅电极之间间距的1/3～1/2。7.一种制备权利要求1-6中任一项所述的MOS型功率器件的方法，其特征在于，包括：在衬底的两侧对称形成凹槽；在所述凹槽内壁上形成栅氧化层，所述栅氧化层限定出栅电极空间；在所述栅电...

【专利技术属性】
技术研发人员：秦博，肖秀光，吴海平，
申请(专利权)人：比亚迪股份有限公司，深圳比亚迪微电子有限公司，
类型：发明
国别省市：广东,44