半导体器件结构及其制作方法技术

本发明专利技术提供一种半导体器件结构及其制作方法，结构包括：衬底；P型半导体沟道及N型半导体沟道，悬空于衬底上；栅介质层，包围P型半导体沟道及N型半导体沟道；栅电极层，包围栅介质层；P型源区及P型漏区，连接于P型半导体沟道的两端；N型源区及N型漏区，连接于N型半导体沟道的两端；其中，P型半导体沟道的P型离子掺杂浓度自P型半导体沟道的表面朝中心逐渐减小，N型半导体沟道的N型离子掺杂浓度自N型半导体沟道的表面朝中心逐渐减小，P型半导体沟道的截面宽度大于N型半导体沟道的截面宽度。本发明专利技术可以在单位面积下实现器件的多层堆叠，有效缩短沟道长度，降低短沟道效应，提高器件的负载能力及栅极对沟道的控制能力。

【技术实现步骤摘要】
半导体器件结构及其制作方法
本专利技术属于集成电路设计制造，特别是涉及一种三维堆叠的无结型梯度掺杂沟道半导体器件结构及其制作方法。
技术介绍
随着半导体技术的不断发展，半导体器件的尺寸不断缩小，驱动电流等性能不断提升，功耗不断降低，同时也面临越来越严重的短沟效应，越来越复杂的半导体制造工艺以及较高的生产成本。鳍式场效应晶体管(FinField-EffectTransistor，FinFET)是一种新的互补式金氧半导体晶体管。FinFET的形状与鱼鳍相，这种设计可以改善电路控制并减少漏电流，缩短晶体管的闸长。FinFET是源自于传统标准的晶体管—场效应晶体管(Field-EffectTransistor；FET)的一项创新设计。在传统晶体管结构中，栅极只能控制电流在沟道区的一个表面的接通与断开，属于平面的架构。在FinFET的架构中，栅极被设计呈鱼鳍状的3D架构，可于鱼鳍状的栅极的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的沟道长度。在2011年初，英特尔公司推出了商业化的FinFET，使用在其22纳米节点的工艺上，为未来本文档来自技高网...

【技术保护点】
1.一种半导体器件结构，其特征在于，包括：衬底；P型半导体沟道，悬空于所述衬底之上；N型半导体沟道，悬空于所述衬底之上；栅介质层，包围于所述P型半导体沟道及所述N型半导体沟道；栅电极层，包围于所述栅介质层；P型源区及P型漏区，分别连接于所述P型半导体沟道的两端；以及N型源区及N型漏区，分别连接于所述N型半导体沟道的两端；其中，所述P型半导体沟道的P型离子掺杂浓度自所述P型半导体沟道的表面朝中心逐渐减小，所述N型半导体沟道的N型离子掺杂浓度自所述N型半导体沟道的表面朝中心逐渐减小，所述P型半导体沟道的截面宽度大于所述N型半导体沟道的截面宽度。

【技术特征摘要】
1.一种半导体器件结构，其特征在于，包括：衬底；P型半导体沟道，悬空于所述衬底之上；N型半导体沟道，悬空于所述衬底之上；栅介质层，包围于所述P型半导体沟道及所述N型半导体沟道；栅电极层，包围于所述栅介质层；P型源区及P型漏区，分别连接于所述P型半导体沟道的两端；以及N型源区及N型漏区，分别连接于所述N型半导体沟道的两端；其中，所述P型半导体沟道的P型离子掺杂浓度自所述P型半导体沟道的表面朝中心逐渐减小，所述N型半导体沟道的N型离子掺杂浓度自所述N型半导体沟道的表面朝中心逐渐减小，所述P型半导体沟道的截面宽度大于所述N型半导体沟道的截面宽度。2.根据权利要求1所述的半导体器件结构，其特征在于：所述P型半导体沟道的P型离子掺杂浓度自所述P型半导体沟道的表面朝中心呈线性减小或梯度减小，所述N型半导体沟道的N型离子掺杂浓度自所述N型半导体沟道的表面朝中心呈线性减小或梯度减小。3.根据权利要求1所述的半导体器件结构，其特征在于：所述P型半导体沟道的P型离子掺杂浓度自所述P型半导体沟道的表面相对中心减小的数量级不小于102，所述N型半导体沟道的N型离子掺杂浓度自所述N型半导体沟道的表面相对中心减小的数量级不小于102。4.根据权利要求1所述的半导体器件结构，其特征在于：所述P半导体沟道的材质包含P型离子掺杂的硅，所述N型半导体沟道的材质包含N型离子掺杂的硅。5.根据权利要求1所述的半导体器件结构，其特征在于：所述P型源区及P型漏区的材质包含P型离子掺杂的锗硅，所述N型源区及N型漏区的材质包含N型离子掺杂的碳化硅。6.根据权利要求1所述的半导体器件结构，其特征在于：所述P型源区及P型漏区的截面面积大于所述P型沟道的截面面积，且所述P型源区及P型漏区分别包覆于所述P型半导体沟道的两端，所述N型源区及N型漏区的截面面积大于所述N型沟道的截面面积，且所述N型源区及N型漏区分别包覆于所述N型半导体沟道的两端。7.根据权利要求1所述的半导体器件结构，其特征在于：所述P型半导体沟道的截面宽度为所述N型半导体沟道的截面宽度的1.5～10倍。8.根据权利要求7所述的半导体器件结构，其特征在于：所述P型半导体沟道的截面宽度为所述N型半导体沟道的截面宽度的2～4倍。9.根据权利要求1所述的半导体器件结构，其特征在于：所述P型半导体沟道及所述N型半导体沟道均经过圆角化处理而具有圆角矩形的截面形状。10.根据权利要求1～9任意一项所述的半导体器件结构，其特征在于：包括至少两个自所述衬底向上堆叠的P型半导体沟道及两个自所述衬底向上堆叠的N型半导体沟道，其中，基于所述P型半导体沟道形成无结型梯度掺杂沟道P型场效应晶体管，基于所述N型半导体沟道形成无结型梯度掺杂沟道N型场效应晶体管，且相邻两无结型梯度掺杂沟道N型场效应晶体管之间及相邻两无结型梯度掺杂沟道P型场效应晶体管之间均具有间距，所述无结型梯度掺杂沟道N型场效应晶体管的栅电极层与所述无结型梯度掺杂沟道P型场效应晶体管的栅电极由一共用电极连接，以形成倒相器。11.根据权利要求10所述的半导体器件结构，其特征在于：所述N型场效应晶体管的栅电极层的材质包括TiN、TaN、TiAl及Ti中的一种，所述P型场效应晶体管的栅电极层的材质包括TiN、TaN、TiAl及Ti中的一种，所述共用电极的材质包括Al、W及Cu中的一种。12.一种半导体器件结构的制作方法，其特征在于，包括步骤：1)提供一衬底，于所述衬底上形成悬空于所述衬底之上的P型半导体沟道及N型半导体沟道，其中，所述P型半导体沟道的截面宽度大于所述N型半导体沟道的截面宽度，所述P型半导体沟道的P型离子掺杂浓度自所述P型半导体沟道的表面朝中心逐渐减小，所述N型半导体沟道的N型离子掺杂浓度自所述N型半导体沟道的表面朝中心逐渐减小；2)形成包围于所述P型半导体沟道及N型半导体沟道的栅介质层；3)形成包围于所述栅介质层的栅电极层；4)于所述P型半导体沟道的两端分别形成P型源区及P型漏区；以及5)于所述N型半导体沟道的两端分别形成N型源区及N型漏区。13.根据权利要求12所述的半导体器件结构的制作方法，其特征在于：步骤1)包括：1-1)提供一衬底，于所述衬底上形成堆叠的若干基体结构层，所述基体结构层包括牺牲层以及位于所述牺牲层上的沟道层；1...

【专利技术属性】
技术研发人员：肖德元，张汝京，
申请(专利权)人：芯恩青岛集成电路有限公司，
类型：发明
国别省市：山东,37