半导体器件和制造该半导体器件的方法技术

本公开涉及半导体器件和制造该半导体器件的方法。根据一个实施例，半导体器件1包括：形成在彼此不同的区域中的浅P阱21、浅N阱22、浅P阱23和浅N阱24、形成在比浅P阱21和浅N阱22深的一部分中的深N阱20、以及基材34，并且还包括：形成在浅P阱21和浅N阱22的在主表面10侧上的一部分中的第一晶体管、和形成在浅P阱23和浅N阱24的在主表面10侧上的一部分中的第二晶体管，其中，按照围绕浅P阱21的区域的外围边缘的方式形成浅N阱22。

Semiconductor devices and methods for manufacturing the semiconductor devices

The present disclosure relates to a semiconductor device and a method for manufacturing the semiconductor device. According to an embodiment, semiconductor device 1 includes: shallow P-well 21, shallow N-well 22, shallow P-well 23 and shallow N-well 24 formed in different regions, deep N-well 20 formed in a part deeper than shallow P-well 21 and shallow N-well 22, and substrate 34, and also includes: the first transistor formed in a part of 10 sides of the main surface of shallow P-well 21 and shallow N-well 22, and the first transistor formed in shallow P-well 23 and shallow N-well 24. The second transistor of the part of the shallow N-well 24 on the 10 sides of the main surface forms the shallow N-well 22 in a manner surrounding the peripheral edge of the area of the shallow P-well 21.

【技术实现步骤摘要】
半导体器件和制造该半导体器件的方法相关申请的交叉引用本申请基于并且要求2017年6月28日提交的日本专利申请第2017-125983号的优先权的权益，其公开内容通过引用的方式全部并入本文。
本公开涉及一种半导体器件和一种制造该半导体器件的方法，并且涉及例如一种包括深阱的半导体器件和一种制造该半导体器件的方法。
技术介绍
日本未审查的专利申请公开第2009-272552号和第2009-194369号各自公开了一种包括形成在P型半导体衬底中的N型深阱(该阱被称为深N阱)的半导体器件。日本未审查的专利申请公开第2009-272552号中公开的半导体器件使用扩散抽头将在制造处理中累积在深N阱中的电荷移动至半导体衬底。具体地，在深N阱上形成P型浅阱(该阱被称为浅P阱)和N型浅阱(该阱被称为浅N阱)。进一步地，在半导体衬底上与形成深N阱的区域不同的区域中形成浅P阱和浅N阱。在半导体衬底侧上的浅P阱中形成P型扩散抽头。P型扩散抽头还形成在深N阱侧上的浅P阱中。然后，扩散抽头彼此连接。接下来，在深N阱侧上的浅P阱中形成N型MOS晶体管(该晶体管被称为NMOS)，并且在浅N阱中形成P型MOS晶体管(该本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括半导体衬底，所述半导体衬底包括主表面，其中所述半导体衬底包括：第一导电类型的第一浅阱、第二导电类型的第二浅阱、所述第一导电类型的第三浅阱和所述第二导电类型的第四浅阱，所述第一浅阱、所述第二浅阱、所述第三浅阱和所述第四浅阱按照以下方式形成在所述半导体衬底的在主表面侧上的一部分中：当从所述主表面看所述半导体衬底时，它们处于彼此不同的区域中；所述第二导电类型的深阱，形成在包括所述第一浅阱和所述第二浅阱的区域中，包括所述第一浅阱和所述第二浅阱的所述区域是不同于形成有所述第三浅阱和所述第四浅阱的区域的区域，所述第二导电类型的所述深阱形成在从所述主表面的深度方向上比所述第一浅阱和所...

【技术特征摘要】
2017.06.28 JP 2017-1259831.一种半导体器件，包括半导体衬底，所述半导体衬底包括主表面，其中所述半导体衬底包括：第一导电类型的第一浅阱、第二导电类型的第二浅阱、所述第一导电类型的第三浅阱和所述第二导电类型的第四浅阱，所述第一浅阱、所述第二浅阱、所述第三浅阱和所述第四浅阱按照以下方式形成在所述半导体衬底的在主表面侧上的一部分中：当从所述主表面看所述半导体衬底时，它们处于彼此不同的区域中；所述第二导电类型的深阱，形成在包括所述第一浅阱和所述第二浅阱的区域中，包括所述第一浅阱和所述第二浅阱的所述区域是不同于形成有所述第三浅阱和所述第四浅阱的区域的区域，所述第二导电类型的所述深阱形成在从所述主表面的深度方向上比所述第一浅阱和所述第二浅阱深的一部分中；以及所述第一导电类型的基材，形成在包括所述第三浅阱、所述第四浅阱和所述深阱的区域中，所述第一导电类型的所述基材形成在从所述主表面的所述深度方向上比所述第三浅阱、所述第四浅阱和所述深阱深的一部分中，所述半导体器件还包括：第一晶体管对，所述第一晶体管对包括其中所述第二导电类型的扩散层形成在所述第一浅阱的在所述主表面侧上的一部分中的所述第二导电类型的场效应晶体管、和其中所述第一导电类型的扩散层形成在所述第二浅阱的在所述主表面侧上的一部分中的所述第一导电类型的场效应晶体管；第二晶体管对，所述第二晶体管对包括其中所述第二导电类型的扩散层形成在所述第三浅阱的在所述主表面侧上的一部分中的所述第二导电类型的场效应晶体管、和其中所述第一导电类型的扩散层形成在所述第四浅阱的在所述主表面侧上的一部分中的所述第一导电类型的场效应晶体管；以及晶体管对之间的接线，被配置为连接所述第一晶体管对和所述第二晶体管对，以及按照围绕所述第一浅阱的区域的外围边缘的方式形成所述第二浅阱。2.根据权利要求1所述的半导体器件，其中形成多个第一浅阱，所述多个第一浅阱被形成为在与所述主表面平行的平面中沿一个方向延伸，并且在与所述主表面平行的所述平面中在与所述一个方向交叉的另一方向上对准，以及通过连接沿所述一个方向延伸、形成在彼此相邻的所述第一浅阱之间的一部分和在所述一个方向上的所述第一浅阱的相应端侧上沿所述另一方向延伸的一部分，来集成所述第二浅阱。3.根据权利要求1所述的半导体器件，其中形成多个第一浅阱，所述多个第一浅阱被形成为在与所述主表面平行的平面中沿一个方向延伸，并且在所述一个方向上对准，按照夹入所述第一浅阱的方式，在与所述第一浅阱的所述主表面平行的所述平面中在与所述一个方向交叉的另一方向的两侧上，形成所述第二浅阱，通过连接沿所述一个方向延伸的一部分和形成于在所述一个方向上对准的所述第一浅阱之间的一部分，来集成所述第二浅阱。4.根据权利要求1所述的半导体器件，还包括：第一扩散抽头，所述第一扩散抽头包括形成在所述第一浅阱的在所述主表面侧上的一部分中的所述第一导电类型的扩散层；第二扩散抽头，所述第二扩散抽头包括形成在所述第三浅阱的在所述主表面侧上的一部分中的所述第一导电类型的扩散层；以及第一抽头间接线，所述第一抽头间接线被配置为连接所述第一扩散抽头和所述第二扩散抽头，其中存在所述第一抽头间接线的布线层被布置为比存在所述晶体管对之间的接线的布线层更靠近所述半导体衬底。5.根据权利要求4所述的半导体器件，其中所述第一扩散抽头被设置在与所述主表面平行的平面中沿一个方向延伸的所述第一浅阱的所述一个方向上的端部部分中。6.根据权利要求1所述的半导体器件，还包括：电源中断开关，所述电源中断开关被配置为控制所述第一晶体管对的电源接线与所述第二晶体管对的电源接线之间的电传导，其中所述电源中断开关中断所述电传导，从而使所述第一晶体管对的电源电压与所述第二晶体管对的电源电压不同。7.根据权利要求6所述的半导体器件，还包括：第三扩散抽头，所述第三扩散抽头包括形成在所述第一浅阱的在所述主表面侧上的一部分中的所述第一导电类型的扩散层；以及第四扩散抽头，所述第四扩散抽头包括形成在所述第三浅阱的在所述主表面侧上的一部分中的所述第一导电类型的扩散层，其中所述电源中断开关包括：所述第一导电类型的第五浅阱，所述第五浅阱形成在所述深阱的在所述主表面侧上、不同于形成有所述第一浅阱和所述第二浅阱的区域的区域中；所述第二导电类型的电源中断晶体管，在所述电源中断晶体管中，在所述第五浅阱的在所述主表面侧上的一部分上形成所述第二导电类型的一个扩散层和另一扩散层；以及存在连接所述第三扩散抽头和所述一个扩散层的第一开关接线的布线层、以及存在连接所述第四扩散抽头和所述另一扩散层的第二开关接线的布线层被布置为比存在所述晶体管对之间的接线的布线层更靠近所述半导体衬底。8.根据权利要求7所述的半导体器件，其中按照在不向所述电源中断晶体管的栅极电极施加电压的状态下沟道电流在所述一个扩散层与所述另一扩散层之间流动的方式，来形成所述电源中断开关。9.根据权利要求6所述的半导体器件，还包括：所述第二导电类型的第六浅阱，所述第六浅阱形成在所述深阱的在所述主表面侧上、不同于形成有所述第一浅阱和所述第二浅阱的区域的区域中；第五扩散抽头，所述第五扩散抽头包括形成在所述第六浅阱的在所述主表面侧上的一部分中的所述第二导电类型的扩散层；第六扩散抽头，所述第六扩散抽头包括形成在所述第二浅阱的在所述主表面侧上的一部分中的所述第二导电类型的扩散层；以及第二抽头间接线，所述第二抽头间接线被配置为连接所述第五扩散抽头和所述第六扩散抽头，其中存在所述第二抽头间接线的布线层被布置为比存在所述晶体管对之间的接线的布线层更靠近所述半导体衬底。10.根据权利要求6所述的半导体器件，还包括：所述第二导电类型的第七浅阱，所述第七浅阱形成在所述深阱的在所述主表面侧上、不同于形成有所述第一浅阱和所述第二浅阱的区域的区域中；第七扩散抽头，所述第七扩散抽头包括形成在所述第七浅阱的在所述主表面侧上的一部分中的所述第二导电类型的扩散层；第八扩散抽头，所述第八扩散抽头包括形成在所述第四浅阱的在所述主表面侧上的一部分中的所述第二导电类型的扩散层；以及第三抽头间接线，所述第三抽头间接线被配置为连接所述第七扩散抽头和所述第八扩散抽头，其中存在所述第三抽头间接线的布线层被布置为比存在所述晶体管对之间的接线的布线层更靠近所述半导体衬底。11.根据权利要求1所述的半导体器件，其中所述晶体管对之间的接线...

【专利技术属性】
技术研发人员：坂本和夫，伊藤俊明，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP